|
logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력값과 회로의 현재 상태에 따라 출력값 결정
기억능력 갖고 있음
|
|
|
디지틀 설계 주식회사 캘라 John. F Wakerly . 신재호 김도현.
3. Didital Logic Application And Design, Yarbrough ○ 10진-BCD 인코더
○ 10진수를 BCD코드로 바꾸는 이유
○ 74147 (10진-BCD 부호 변환기)
○ 코드의 종류
○ 각 코드의 비교
실험계획
Reference
|
|
|
Decoder와 동일한 것이지만, 이번에는 clock을 같이 입력해서 clock의 값이 상승하는 특정한 시점에서만 동작하도록 하는 if(clk='1'and clk'event) 조건을 삽입하였다. 그렇게 하여 결과 그래프를 살펴보면 위의 첫 번째 그래프와 같이 두 개의 sel 입력
|
|
|
Contemporary Logic Design 2판 솔루션 입니다.
Katz 저
2009. 1. 1
챕터 2 ~ 8장
|
|
|
|
. 예비보고서 및 결과보고서가 같이 들어 있습니다.
1.Logic gates
2.Logic gates-TTL gates와 deMorgan의 법칙
3. RS-Latch 및 D-LAtch
4.JK flip-flop
5.Shift Register
6. 이진계수기
7. 십진계수기
8. Decoder와 Encoder
9. 덧셈회로(Adder)
10.OP AMP
|
|
|
B1, B2, B3 3개의 Binary code input을 G1, G2, G3 3개의 Output이 나오도록 설계한다. 이때 3개의 값은 Gray code Output이다. POS, SOP를 이용하여 설계하여보고, Karnough map을 이용하여 최적의 Logic Network를 구현한다. 그리고 이 설계를 이용하여 VHDL로 Coding하고 결
|
|
|
decoder 출력을 4개의 7-segment 에 ¼씩 시분할로 할당.
작업 순서
소스 코드 파악 및 예상 출력치 확인
주어진 스펙에 따른 알고리즘 구성
Verilog를 이용한 회로 구성하기
Pin 할당 하기
구현(Implement)하기
트레이닝 키트(COMBO-II) 동작시켜 보기
|
|
|
교재 영문이름- Logic and Computer Design Fundamentals
컴퓨터구조 수업용으로 많이 쓰이는 교재죠.
((별표친 문제만이 아닌 전체문제))에 대한 정식 솔루션입니다.
아마 굉장히 찾기 어려우셨을겁니다. ..
|
|
|
교재 영문이름- Logic and Computer Design Fundamentals
컴퓨터구조 수업용으로 많이 쓰이는 교재죠.
((별표친 문제만이 아닌 전체문제))에 대한 정식 솔루션입니다.
아마 굉장히 찾기 어려우셨을겁니다.
|
|
|
교재 영문이름- Logic and Computer Design Fundamentals
컴퓨터구조 수업용으로 많이 쓰이는 교재죠.
((별표친 문제만이 아닌 전체문제))에 대한 정식 솔루션입니다.
아마 굉장히 찾기 어려우셨을겁니다. ..
|
|
메뉴펼치기
