|
Design With 8 to 1 MUX
A. 8 to 1 MUX
B. Truth Table
C. Graphical Symbol
D. VHDL Capture
E. RTL Viewer Capture
F. Simulation Capture
G. Discussion
Ⅲ. Design With 4 to 16 Decoder
A. 4 to 16 Decoder
B. Truth Table
C. Graphical Symbol
D. VHDL Capture
E. RTL Viewer Capture
F. Simulation C
|
|
|
combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력값과 회로의 현재 상태에 따라 출력값 결정
기억능력 갖
|
|
|
logic : TTL)는 반도체를 이용한 논리 회로의 대표적인 하나이며 일반적으로 5V 단일 전원의 모노리식 집적 회로로 만들어 졌다. DTL의 개량품으로 1970년대에 텍사스 인스트루먼트 사의 표준 논리 IC 종류에 의해 널리 보급 3.1 Combinational Networks
|
|
|
design Project #2
2.Implement a JK Flip Flop using a D Flip Flop and other combinational logics.
작동 회로도
시뮬레이션
[= 0 0 일 경우]
[= 0 １ 일 경우]
Digital system design Project #2
[= 1 0 일 경우]
[= 1 1 일 경우]
시뮬레이션 실행 결과 00,11일때는 Output이 유지되었고 01일
|
|
|
외1, 2008, Prentice Hall
-전기전자기초실험, 신정록 외 공저, 한올출판사
-Logic and Computer Design Fundamentals 3rd 1. Title
2. Name
3. Abstract
4. Background
(1) Shift register
(2) Divider
5. Simulation
6.Experimental Results
7. Analysis
8.Conclusion
9. Reference
|
|
 |
PR 공간 : URL주소를 입력해주시기 바랍니다.
(※PR 자료 內, 개인 신상 정보 기재 금지)
* 각 항목당 글자수 공백포함 700자 이내(4번 항목 200자 이내)
기아자동차 DREAM DESIGNER(A-DESIGNER) 자기소개서 자소서 샘플입니다.
|
|
메뉴펼치기
