|
회로 전압 이득 ,
공통-소스 증폭기가 높은 입력 저항, 큰 마이너스 전압 이득, 그리고 큰 출력 저항을 제공한다는 것을 알 수 있다. 물론, 마지막 특성은 전압 증폭기로서는 바람직한 것이 아니다.
3. 실험기기
전원공급 장치 1대
Oscilloscope 1
|
|
|
of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
[전기 전자 통신공학도를 위한 기초회로실험]
강경인 저ㅣ문은당
|
|
|
계산값과 측정값 사이의 오차가 크게 발생했다. 1. 실험 목적
2. 실험 장비
1) 계측기
2) 부품
3. 이론
4. 실험 내용 및 결과
1) 달링턴 이미터 폴로어 회로
2) 달링턴 회로 입출력 임피던스
3) 캐스코드 증폭기
5. 결론
6. 토의 및 고찰
|
|
|
회로내에서 전위의 기준을 잡는 역할을 한다고 생각한다. 접지를 잡아주기 위해서는 DC 전압의 가운데 부분의 GND를 이용하여 회로에서 접지로 표현되는 부분과 함께 전선을 연결해 주면 된다. 이번 세 번째 의용전자실험은 의용전자2에서 제
|
|
|
회로 측정
- 브레드 보드에 구현했던 회로와 같이 만능기판에 구현한 결과와
같은 출력신호를 볼 수 있었다.
최종 이득 2와 비반전된 출력신호 1kHz만 통과하였다.
4차 미팅 [2011 06 13 11:00 - 13:00]
-추가적인 부분 측정, 최종 점검 실험과 보드선도
|
|
|
회로도 및 Multisim 실험 결과
- 최종 회로도
- Multisim 시뮬레이션 시작
- Multisim 시뮬레이션 1초 후
- 시뮬레이션 중 분주 스위치 작동
- 시뮬레이션 중 시간 스위치 작동
최종 결과물의 동작에 대한 개요
-실행 시켰을 때의 사진
제작 후기
처음
|
|
|
공통양극형)
● 4가지 상태 예시 및 상태도
<모든상태를 표현하기에는 한계가 있어서 간략화 하였다.>
3. VHDL 소스
--********************************* 시뮬레이션을 위한 코드*********************
-- ************************ 1의 자리 카운터**********************
|
|
|
공통 소스 JFET 증폭기
그림 15의 전압 배분기회로의 경우에는
그림 15 FET 증폭기 입력임피던스
▷교류 출력 임피던스
출력측에서 증폭회로를 본 임피던스는 기본적으로 드레인 소스간의 FET 저항과 바이어스저항 에 기인한다. 그림 16의 경우
|
|
|
드레인 전압이 게이트 전압보다 적어도 만큼 더 낮아야 한다는 것을 의미한다.
실험 예상 결과
♠ 실험 장비 및 재료
DC power supply 2개
디지털 멀티미터, 전류계(0~10mA)
트랜지스터 2N5484(N채널 JFET)
SPST 스위치 2개
1. 회로를 구성하고 VGG는 제거
|
|
|
키르히호프 전류 법칙을 적용하면
이 됨을 알 수 있었습니다.
따라서 병렬로 연결 했을 때의 합성 인덕턴스 값은 이 되는 것입니다.
즉 저항의 직렬 병렬 때의 합성 저항 구하는 식과 같음을 알 수 있었습니다. 1) 결과 및 고찰
* 고찰
|
|
메뉴펼치기
