|
회로에서 VE는 대략 얼마인가?
(a) -9V (b) 0V (c) -0.7V (d) +0.7V
⇒ 회로에서 이미터전압(VE)값은 VB-0.7V로 구할 수 있으므로 다음과 같은 식이 성립된다.
VE=VB-0.7V=0V-0.7V=-0.7V
5. 다음 중 공통베이스 증폭기의 정상적인 증폭기의 정상적인 특성이 아닌 것
|
|
|
있었는데, 이것은 하나의 트랜지스터가 동작하는 것을 보면 전체 회로가 공통 컬렉터 증폭기와 같이 되고 그 성격과 같이 입력신호와 출력신호와의 위상차가 없는 것이 된다고 생각해 보았다.
실험 18장에 대한 복습문제
1. 그림 18-3에 보인
|
|
|
드레인 특성 곡선을 그린다. 각 곡선을 식별하도록 번호를 붙인다.
<실험 과정 - 소스 공통 증폭기>
7. 오른쪽 회로를 접속한다. VDD를 +15V로 조정한다. 정현파 발생기의 출력을 1000Hz에서 최소로 조정한다.
8. 오실로스코프로 출력 신호 Vout을
|
|
|
증폭기에서 부하가 500Ω일 때 출력신호의 클리핑이 일어나지 않으면서 얻을 수 있는 출력전압은 첨두간 값으로 얼마인가?
(a) 5V (b) 7.5V (c) 10V (d) 15V
⇒ 만약 RL=500Ω이라면, rc=RC||RL=1kΩ||500Ω=333.33Ω이 되고,
IC(sat)=ICQ+VCEQ/rc=7.314mA+3.59V/333.33Ω=7.314mA
|
|
|
증폭기는
공통소스증폭기(BJT)와 유사
○소스전압이 입력 게이트 전압과
같고위상이 동일⇒소스폴로어
○전압이득은 항상 1보다 적고,
출력전압이 소스에 있으므로
출력전압은 입력(게이트) 전압과 동상
FET의 회로구성
-참고자료-
][전자회
|
|
|
전자회로실험 P.69~83
데이터 시트 검색엔진 https://www.alldatasheet.co.kr/ 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개
3. PSpice 시뮬레이션
3-1 시뮬레이션 준비물
3-2 시뮬레이션 과정
3-3 시뮬레이션 결과
4. 실험
4
|
|
|
1. 실험 과정 및 결과
◎ 사용한 기자재 및 부품 : DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 1개, 브레드 보드, 전선, 2.4kohm 저항 1개, 22kohm 저항 2개 등.
- 실험을 시작하기 앞서서 사용할 저항들의 실제 측정
|
|
|
실험으로 와 의 전압-전류 특성도 알 수 있었고, 문턱전압이라는 가 무었을 의미하는지도 알게 되었다. 아직 전자회로 이론 시간에 배우지 않은 내용이라 생소한 부분들이 많이 있지만, 예비보고서 이론 조사를 하면서 전반적인 지식을 얻을
|
|
|
실험으로 무조건 책에 있는 이론값을 믿기 보다는 실험 결과가 이론 값과 다르면 왜 다른지를 철저히 생각하고 분석하여 그 원인을 찾아 냄으로써 실험을 좀더 잘 할 수 있게 된 것 같습니다. 14장 NMOS 증폭기
pspice 파형, 오실로스코프 파
|
|
|
전자회로실험 P.85~93
데이터 시트 검색엔진 https://www.alldatasheet.co.kr/ 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개
3. PSpice 시뮬레이션
3-1 시뮬레이션 준비물
3-2 시뮬레이션 과정
3-3 시뮬레이션 결과
4. 실험
4
|
|
메뉴펼치기
