|
크기 이상의 전압을 인가했을 때 출력에서 클리핑 현상이 발생하는 것을 알아보는 실험이다. 시뮬레이션과 비슷한 값으로서 약 100mV의 파형을 인가했을 때, 클리핑 현상이 발생했다는 것을 확인할 수 있다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
결과 Modulation input이 증가할수록 PWM 듀티는 증가하는 것을 확인 할 수 있었고, PWM 듀티가 증가하면 출력이 High state의 비율이 증가하는 것이기 때문에 DC 모터의 속도가 증가한다고 할 수 있습니다.
그리고 1초 계수기 실험에서는 회로를 구성하
|
|
|
부하 실험에서의 경향성과 동일하나 그 진폭이 훨씬 커졌다. 블리더 저항기가 추가되었을 때 회로의 전압 변동률이 좋아진다는 이론에 부합하는 결과이다. 또한 회로에 커패시터가 1개 추가되었기 때문에 전압의 첨두치가 훨씬 작아졌다.
④
|
|
|
실험의 목적은 우리가 사용한 741연산증폭기를 이용하여 반전증폭기와 비반전증폭기의 회로의 동작특성 및 배경원리에 대해 알아보는 것이었다. DATA분석에 앞서 반전증폭기와 비반전증폭기의 대해 간단하게 살펴보기로 하겠다. 반전증폭기
|
|
|
회로와 비슷하게 나옴을 예상할 수 있었다. 그리고 우리조는 실험중 바이패스 캐패시터만 제거하여 실험을 하였는데 바이패스 캐패시터를 제거하였을 경우 전압이득이 정상회로에 비해 무척이나 감소함을 알 수 있었다.
실험 22장에 대한 복
|
|
|
를 생성한다. 이것은 실험을 통해 기본적으로 알게된 사실이며 또한 그림1의 미분기 회로에서 입력단에 Rs의 저항을 연결하였는데, 이것의 사용의 목적은 입력단을 통해 들어오는 noise를 방지하여 안정된 입력신호를 확보하기 위한 것이라는
|
|
|
회로는 입력전압이 미리 정해진 기준값보다 더 큰지 또는 더 작은지를 결정할 수 있게 된다. 또한 앞에서 사용된 증폭기에서는 feedback loop이 있는 폐회로의 상태에서 동작하였지만 이와 반대로 비교기에서는 feedback loop가 없는 개회로의 상태
|
|
|
회로로 구성된 저역통과필터이므로 20dB/decade의 두배인 40dB/decade(6dB/octave의 두배인 12dB/octave)의 기울기를 가지고 감소하게 된다. 결국 답은 -12dB/octave가 된다.
5. 차단주파수가 500Hz이고 필터의 입력신호가 3000Hz이면 dB 응답은 얼마인가?
(a) -3dB(b)
|
|
|
IDSS / | VGS(off) | 으로 500㎲=2 × IDSS / | -3V| 을 이용해 구해 보면 7.5mA의 값이 나오게 된다. 1. 실험목적
2. 배선(회로)도
3. 실험에 사용한 소요부품 및 장비
4. 데이터표
Data값에 대한 분석(결론)
Discussion
실험 20장에 대한 복습문제
|
|
|
있을 수 있다.
그림 5의 특성곡선을 얻기 위해서는 먼저 , 시켜서 얻을 수 있다.
그림 5에서 베이스에 흐르는 전류 는
이식에서 이다.
(4) 컴퓨터 실습
모의실험 8-1
1. 회로도
2. 파형 1. 목적
2. 실험장비
3. 관련 이론
4. 컴퓨터 실습
|
|
메뉴펼치기
