|
회로
1. 위상차 : 2. 임피던스 : 3. 전류는 전압보다 θ[rad]만큼 위상이 앞선다.
[1] RL 병렬 회로
1. 임피던스 :
2. 위상차 :
[2] RC 병렬 회로
1. 임피던스 :2. 위상차 : R, L, C는 각각 저항, 인덕턴스, 정전 용량(커페시턴스)를 나타낸다.
커패시던
|
|
|
압 선로에서의 대책
⑷ 저압 선로에서의 대책
⑸ 배전 전압의 승압
참고문헌
신동훈, 배전압 회로를 이용한 마이크로웨이브-DC 변환효율 개선에 관한 연구, 경남대학교 공업기술연구소, 1999
이봉재 외 3명, 배전설비도면의 전주 및 전선 인식,
|
|
|
반전 증폭기는 입력된 신호에 대해 정해진 증폭도로 신호가 반전되어 출력되는 증폭기 이다. 음전압은 양전압으로, 양전압은 음전압으로 신호의 모양은 유지하면서 증폭된다.
반전 증폭기의 이득을 구하기 위해 회로에서 방정식을 세우면:
|
|
|
회로에는 다이오드가 없다. Q5, Q6의 새로운 조합은 3개의 Vbe 전압강하를 제공하여 출력이 낮을 때 Q4가 전도되는 것을 방지한다. 이러한 조합은 달링턴 쌍이라고 불리는 이중 이미터 폴러워 구조이다. 달링턴 쌍은 매우 높은 전류이득과 매우
|
|
|
회로 해석이 복잡.
2. 불안정할수도 있다.
3. 증폭도가 감소.
다) Zero 바이어스 회로(공핍형 MOSFET)
: 공핍형 JFET와 유사하다.
라) 드레인 궤환 바이어스(증가형 MOSFET)
: on으로 구동되려면 Vt(임계값)보다 큰 G-S 전압이 필요하다. 게이트저항은 MOSFET
|
|
|
압의 이득은, 입력이 20볼트일 때 출력은 10볼트였다. 증폭률은 오히려 0.5배로 얻어졌는데 이것은 R1의 저항이 더 컸기 때문이라고 보여 진다. 입력저항은 R1과 R2가 테브닌 등가회로에 의해 JFET소자의 입장에서 병렬로 연결되어 있으므로 29.76킬
|
|
|
하는 신호를 출력하는 회로를 의미한다. 전원전압이 인가되면, 출력은 커패시터 양단에서 취하며, 일정 시정수 만에 인가가된 전압의 정(+)의 주기 동안 충전될 것이다. 전원전압만큼 충전된 커패시터는 방전되고, 일정 시정수 동안에 모두 방
|
|
|
회로를 구성한다.
전원전압을 10V로 한다. 두 단자 a와 b사이의 전압 Vab를 측정하고 이론치와 비교분석한다.
측 정 치
이론치
오 차
1
2
3
4
5
평 균
Vab
3.169
3.170
3.169
3.168
3.169
3.169
3.411
-0.242
▲ 이론치
▲ 오차의 원인은 도선과 멀티미터, power supply
|
|
|
회로]
-http://blog.naver.com/nsesibong/60024345046 [브리지 정류 기본원리]
-http://blog.naver.com/syj1210?Redirect=Log&logNo=120049359773 [정전압회로]
-Fundamentals of Microelectronics, RAZAVI [Voltage Doubler]
-http://Alldatasheet.co.kr
Data Sheet 1. Title
Diode 응용 회로 실험
2. Abstr
|
|
|
다이오드 정전압기
부하 전류에 관계없이 일정한 출력의 전압기: 매우 유용
정전압기 (voltage regulator) 를 포함한 전원 장치
조절 (regulation) 작용 필요 1. 다이오드 정전압기
2. Zener Diode
3. 다이오드 회로
4. 검파기 (detector)
5. Homework
|
|
메뉴펼치기
