|
1. 목적
조합논리 회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.
2. 설계실습 계획서
10-3-1 3.1.1 전가산기 설계
(A) 전가산기에 대한 진리표를 작성하여라
≪ 표 ≫
(B) Karnaugh 맵을 이용하여 간소
|
|
|
|
1. 실험목적
가. 반가산기와 전가산기의 원리를 이해한다.
나. 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의
|
|
|
산기 회로
⓶ 7486 IC, 7408 IC, 7404 IC 칩을 사용해서 구현한 반감산기 회로
⓷ 7486 IC, 7432 IC, 7408 IC을 사용해서 구현한 전가산기 회로
⓸ 7486 IC, 7432 IC, 7408 IC, 7404 IC을 사용해서 구현한 전감산기 회로
⓹ 7483 IC을 사용하여 사용한 가산
|
|
|
조합 논리회로 설계에 유용하게 사용될 수 있다. 디코더를 이용하여 전가산기를 구현하라.
- 진리표가 다음과 같은 디코더를 이용하여 전가산기를 구현할 수 있다.
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
B. MUX 회로는 2레
|
|
|
반가산기를 2개 연결하여 확장해서 전가산기 회로를 만들어 실험했다. 전가산기는 하위 자리에서 발생한 자리올림수를 포함하여 덧셈을 수행하는 것이며, 3개의 2진수 입력과 2개의 출력을 가지는 논리회로이다. 전가산기에서 3개의 2진수 입
|
|
|
전가산기 회로를 구성하면 그
림 4와 같이 되고, 그 기능블럭도는 그림 5와 같이 나타낸다.
그림 4 전가산기의 논리회로도
그림 5 전가산기의 기능블럭도
한편, 전가산기는 2 개의 반가산기와 1 개의 OR 게이트로 구성할 수 있다. 그림 2의 반
가
|
|
|
회로이다. 컴퓨터 내부에서 가장 기본이 되는 연산은 덧셈이므로, 조합 논리 회로의 예로 가산기(adder)가 있다. 가산기의 종류에는 반가산기(half adder)와 전가산기(full adder)가 있다.
① 반가산기(half adder) : 반가산기는 2 진수 한 자리를 나타내는
|
|
|
수 있었다.
6. 참 고 문 헌
(1) 대학전자회로 실험, 신인철 외 공저, 청문당, 1997.
(2) http://kin.naver.com/browse/db_detail.php?d1id=11&dir_id=1104&docid=698819 1.조합 논리회로
2. 병렬 가산기
3. 코드 변환 (Code Conversion)
4.결과
5.토의
6. 참 고 문 헌
|
|
|
회로를 구현할 수 있다. 다른 형태의 산술
연산회로를 설계하라.
(2) 실 험
1) 산술연산회로를 결선하라.
2) 표 1의 결과가 나오는지 확인하라.
3) 논리연산회로를 결선하라.
4) 표 2의 결과가 나오는지를 확인하라.
5) ALU회로를 결선하라.
6) 표 3의
|
|
|
회로
AND Gate
OR Gate
XOR Gate
Ⅲ. 분석
6. 회로도
< 첨 부#-1 >
7. Simulation
< 첨 부#-2 >
8. 결 과
논리회로에서 사용되는 Gate 소자의 종류를 알고, 그 소자만의 기능을 파악하여 전가산기와 BCD가산기를 만들 수 있다는 것을 알고, 이것들을 조합
|
|
메뉴펼치기
