|
회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
출 력
A1
A2
Y0
Y1
Y2
Y
|
|
|
회로를 구현할 수 있게 한다. OR 게이트를 3개의 NAND 게이트로 대치하여 그림 8-5의 회로를 변경하고 보고서에 제공된 여백에 새로운 회로를 그려라.
6. 실험순서 5의 회로를 구성하라. 입력의 모든 조합을 테스트하여 보고서 표 8-3의 진리표를
|
|
|
1이 되는 변수들의 각 조합
1개, 2개, 4개, 8개, 16개의 1로 구성될 수 있으며, 가능한 한 많은 수의 1이 포함되도록 그룹을 만들어 준다. 각 그룹에는 타 그룹에는 속하지 않고 오직 해당 그룹에만 속한 1이 적어도 하나 이상은 있어야 한다.
|
|
|
회로이다. 기억소자라는 것을 활용해서 더 복잡한 회로를 꾸밀 수 있도록 연습과 노력이 필요해 보인다. 1. Title
2. Name
3. Abstract
4. Background
(1). 순차논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
|
|
|
회로를 재점검한다.)
5. 보수 스위치를 닫고 회로를 테스트한다. 4장. <논리게이트-1> 예비보고서
1. 실험 목표
2. 사용 부품
3. 관련 이론
4. 실험 순서
5장. 논리게이트-2 <예비보고서>
1. 실험 목표
2. 사용 부품
3. 관련 이론
4. 실
|
|
|
연산을 할수 있습니다.
▶ 다음장의 그림은 가산기 회로의 시뮬레이션입니다.
▶ 1,0,0,1을 넣어서 각각을 더하는 시뮬레이션입니다. ■ 실험 목표
■ 사용 부품
■ 심층 탐구 실험용 부품
■ 관련이론
■ 실험순서
■ 심층 탐구
|
|
|
회로의 동작을 제어하는ㄷ p에주용한 역할을 하는 회로이며 대표적인 순서 논리 회로 중의 하나
- 계수기는 입력 펄스에 의해 미리 정해진 순서대로 플립플롭 회로의 상태가 변하는 것을 이용
- 플립플롭 회로와 게이트의 조합으로 구성
-
|
|
|
2>
사용 부품
<실험 1>
<실험 2>
관련이론
1. 불 대수(Boolean algebar)
2. 논리 게이트
3. 드 모르간의 정리
<드모르간의 제 1정리>
<드모르간의 제 2정리>
* 출처
실험 순서
<실험 1 - 논리 연산>
<실험 2 - OR 및 XOR 게이트의 논리 기능>
|
|
|
논리도
x
JA
A
c
KA
JB
c
B
KB
Clock
1-21. 두 개의 JK플립플롭 A, B와 두 개의 입력 E, x를 갖는 순차 회로를 설계하라. E=0일 때는 x값에 관계없이 상태는 변하지 않고, E=1, x=1일 때 상태는 00, 01, 10, 11, 그리고 다시 00으로 반복된다. 그리고 E=1, x=0일 때 상태
|
|
|
제 12 법칙
Pspice로 구현한 제 12 법칙
▶ OR게이트에 같은 파형을 한쪽에는 인버터를 거치게 되면 무조껀 1이 나온다.
● 부울 대수의 기본 법칙 ■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■ 심층 탐구
♠ 참고 자료 ♠
|
|
메뉴펼치기
