|
출력은 0.2W ~ 100W 정도까지 있다. 1W 미만으로 주로 쓰이는 것이 LM380, LM386 등이 있다.
3. 연산증폭기 기호
4. 연산증폭기의 특성
이상적인 연산증폭기의 특성은 다음과 같다.
① 전압이득이 무한대(∞)
② 입력임피던스 Zi가 무한대(∞)
③ 출
|
|
|
출력전압 는 와 의 병렬회로에 흐르는 전류 에 의해서 생긴다. 따라서 출력전압은
FET의 저항 가 회로저항 보다 훨씬 크면 전압이득은 근사적으로 다음과 같이 된다.
그림 13 (a)회로 (b)교류등가회로 (c)다시 그린 교류등가회로
▷입력 임피던스
|
|
|
전압 이득은 단지 1이다. 왜냐면 undecoupled 이미티이기 때문이다.
입력임피던스는 일반적으로 500k로서 높다. 이 회로를 동작시키기 위해 낮은 전원이 요구된다.
출력임피던스는 일반적으로 20 옴으로 낮다.
출력 신호는 입력을 그대로 따라가
|
|
|
소), In(인듐), Ga(갈륨), Al(알루미늄)
N형 반도체를 만드는 불순물(도너)로 4가의 원소에 5가 원소를 첨가
- 5가 원소 : As(비소), P(인), Sb(안티몬)
15. BJT와 FET 비교
FET
BJT
낮은 전압이득
높은 전류이득
고입출력 임피던스
노이즈 적음
스위칭속도 빠
|
|
|
출력전압을 오실로스코프 (입력임피던스 = 1㏁)로 측정하였더니 200mVac (peak to peak)의 주파수가 2khz인 정현파였고 센서의 부하로 10㏀ 저항을 연결한 후 10㏀ 저항에 걸리는 전압을 역시 오실로스코프로 측정하였더니 100mVac (peak to peak)의 정현파
|
|
|
출력은 Collector된다. 따라서 당연히 Common Emitter가 되는 것이다. CB, CC도 마찬가지로 여기서 각 증폭회로의 몇 가지 특성만 알고 있으면 되는 것이다.
CE -- 증폭기의 90%은 이 방식. 전압, 전류증폭, 입력과 출력은 위상이 반대임
입출력임피던스
|
|
|
전압이 크게 변화하고 wide OR를 할 수 없다.
㉡비포화형(초고속, 대전력)
ECL(Emitter Coupled Logic) - 일명 CML(current mode logic circuit-전류전환형 논리회로) 또는 ECTL(emitter coulpled transistor logic)이라 하며 장점은 스피드가 가장 빠르고 출력임피던스가 낮
|
|
|
출력단에 비반전 증폭기를 접속하여 능동필터를 구성할 수 있게 된다. Op-Amp.의 비반전 입력전압 ea는 Op-Amp.의 입력 임피던스 무한대라 하면 다음식이 가능하게 된다.
, 또한
전달함수
a) 저역필터(low pass filter)
위의 그림회로가 저역필터가 되
|
|
|
임피던스를 가지는 증폭기는 가능한 한 Ios가 작아야 한다. 높은 입력 저항을 통해 흐르는 전류의 차이가 실질적인 오프셋 전압을 유발시키기 때문이다.
(6) 출력임피던스
연산증폭기의 출력 단에서 본 저항이다. 실제적 연산증폭기의 출력임
|
|
|
임피던스이다. 그림 14에서 입력 임피던스는
Z_i = R_G
그림 14 공통 소스 JFET 증폭기
그림 15의 전압 배분기회로의 경우에는
Z_i = R_1 || R_2 = {R_1 R_2 } OVER {R_1 +R_2 }
그림 15 FET 증폭기 입력임피던스
Z_i
▷교류 출력 임피던스
출력측에서 증폭회로를
|
|
메뉴펼치기
