|
명령어 주소를 가진다.
II
코드
조건
기호
설명
00
1
U
무조건 분기
01
I
I
간접 주소 지정
10
AC(S)
S
누산기 (AC) 에 저장된 데이터의 부호
11
AC=0
Z
AC 에 저장된 데이터 = 0 1. 제어유니트의 기능
2. 제어 유닛의 내부 구성요소
3. 제어 유닛의
|
- 페이지 5페이지
- 가격 700원
- 등록일 2002.06.15
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
제어기가 주기억장치와 주변장치간의 읽기(RD) 혹은 쓰기(WR)를 수행한다.
5. 데이터의 전송이 완료될 때까지 2번 - 4번 과정을 반복한다.
6. 데이터의 전송이 완료되면 CPU로 인터럽트 요구(INTR)신호를 보낸다
DMA 제어기의 구성
●DMA 제어기 속에
|
- 페이지 94페이지
- 가격 3,000원
- 등록일 2004.04.17
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
구성
6.3 데이터 플로우 프로그램
6.4 데이터 플로우 문제점
7. Fault Tolerance
7.1 Fault Tolerance란?
7.2 Fault Tolerance System
7.3 Fault Tolerance 의 단계
7.4 Fault Tolerance 의 종류
8. Flynn의 분류
8.1 MISD (Multiple Instruction stream Single Data stream)
8.2 SISD (Single I
|
- 페이지 16페이지
- 가격 1,000원
- 등록일 2006.11.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
의 연산을 갖는 컴퓨터의 경우 op 코드는 5 비트로 구성된다.
예를 들어 ADD --> 10010으로 할당하면 즉 제어 장치가 이 비트 패턴 을 받으면 가산 기능을 수행하게 된다.
(1) 프로그램 내장형 조직
만일 ( 16 비트, 4096 워드 ) 메모리 속에 명령어 코
|
- 페이지 17페이지
- 가격 2,000원
- 등록일 2003.10.17
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
의 값에 따라 각 PE들은 그 명령어 사이클에서의 데이터 처리에 대한 참여 여부를 결정하게 된 다.
8.8 이 시스템 구조에서 각 프로세서가 서로 다른 기억장치 모듈을 액세스하는 경우에는 최대 N 개의 기억장치 액세스들이 동시에 수행될 수 있
|
- 페이지 31페이지
- 가격 3,000원
- 등록일 2010.04.18
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|