|
지금까지 소개한 Gate IC들은 디지털 회로를 다루면서 가장 기본이되는 되는 소자들이다.
무엇보다도 회로를 구성해보고 동작상태를 눈으로 확인할때 가장 기억 및 사고가 좋아진다.
또한 애매한 논리를 만났을때 검증해볼 수 있는 장치가
|
|
|
플립플롭을 가지고 링 카운터의 2배의 출력을 나타내기 위하여
사용되는 회로로 링 카운터의 마지막단에서 출력을 끄집어 내어 첫단의 입력과 엇갈리게 결합시켜 놓은 것이다. 그림 3은 존슨 카운터 회로와 같이 FF0의 출력 Y를 첫단의 입력K에
|
|
|
기본적인 구성은 10진 리플 카운터와 같다. 4단 카운터를 기본으로 10이 되었을 때 초기화 시키는 것을 목적으로 한다. 동기식 이므로 각 플립플롭에 똑같이 CP를 가하고 Up 카운터 이므로 Q의 출력을 다음 플립플롭의 J, K에 전달한다.
< 참고
|
|
|
플립플롭의 J, K 입력은
이다. 여기서 A, B, C, D는 각각 플립플롭 A(최상위 비트, MSB), B, C, D(최하위 비트, LSB)의 출력을 의미한다.
참고자료
MyProtor를 이용한 디지털 논리실험, 강병익 양세양 공저, 한성출판사, 2000, p.3~4 p.109~113
전자회로의 기초,
|
|
|
회로와 비슷한 작용을 하기 때문에 전류가 흐르지 않는다. 이 때문에 C4 부분의 전압이 낮아지고 Q1의 베이스 전압도 낮아짐으로써 TR1은 차단 상태가 된다. 초기에 D4에 해당하는 LED가 점등되는 것으로 이를 확인했다.
그리고 이 상태에서 TR1이
|
|
|
플롭들이 공통의 클럭 펄스에 의해 동시에 모두 트리거됨을 의미한다.
즉, 동기식 카운터란 각 플립플롭에 들어가는 클럭을 동기화시킨 카운터를 말한다. 그러므로 비동기식 카운터에서 갖는 전파 지연 문제를 해결할 수 있으며 순차 회로
|
|
|
PR을 실시하고 있다. 이미 삼성의 PR젼략 사례를 앞에서 자세히 다루었음으로 이 장에서는 생략하도록 한다.
Ⅲ.결론
지금까지 삼성전자를 중심으로 PR의 기본적인 개념과 삼성전자의 대내적, 대외적 구조와 전략들을 살펴보았다.
한국 기업
|
|
|
플립플랍은 순차논리회로의 기본적인 형태이기 때문에 개념을 제대로 알지 못한다면 앞으로 어려움이 많을 것이라고 생각한다. 이번 실험을 통해서 Latch와 플립플랍에 관해 좋은 체험학습이 된 것 같다. 앞으로 배우게 될 또 다른 순차논리회
|
|
|
JK flip-flop이 D-type flip-flop으로 형성될 때 Q output은 J input의 logic state와 같다. Q-not output은 J의 반대다.
. J input의 logic state가 변하고, 그리고 나서 되돌아온다면 negative clock transition과 original logic state사이에서 output은 변하지 않는다.
. PR 또는 CLR inpu
|
|
|
플립플랍에 대해서 알아보았다. 디지털 회로설계 강의시간에 아직 공부하지 않은 내용이라 이해하는 데에 좀 어려움이 있었지만 가상 시뮬레이션을 통해 어느 정도 개념을 이해할 수 있었다. 실제 실험을 통해서는 더 많은 것들을 배울 수 있
|
|
메뉴펼치기
