|
플립플롭 지연시간만 3배로 걸리므로 총 지연시간은 150ns이다.
그러므로 최대 클럭 주파수는 1/150ns = 6.7MHz 이다.
7.11 순서 0,1,2,3,4,5의 mod-6 비동기 계수기를 하강 에지 트리거 JK 플립플롭을 사용하여 설계하시오. 그리고 설계된 회로에서 초기
|
|
|
회로의 기초와 응용
◈ MANO, 이태원 역(1991), 최신 디자탈 회로 설계, 희중당 Ⅰ. 개요
Ⅱ. 레지스터의 특징
Ⅲ. 쉬프트레지스터의 개념
Ⅳ. 쉬프트레지스터의 원리
Ⅴ. 쉬프트레지스터의 종류
1. 우 쉬프트 레지스터
2. 좌 쉬프트
|
|
|
회로실험 8. 카운터
ⅰ. 7476 J-K 플립플롭을 이용하여 예비 과제에서 구한 4단 2진 count-up 리플 카운터를 구성하고
각 단의 출력 Q에서의 파형을 관찰하라.
<7476을 이용해 구성한 4단 2진 리플 카운터>
- 위와 같이 회로를 구성하고 각 단의 출
|
|
|
회로에 대해 다음의 입력파형에 대한 FF의 출력 Q[3:0]를 그리고, 출력이 0-9까지 10진수로 증가하도록 나타내어라.(단, MyCad의 ‘시그널 합치기...’를 이용하고, 입력 CLK의 주기는 60ns이다.)
(5) JK 플립플롭을 이용한 동기식 감산 16진 카운터를 설
|
|
|
회로를 구성하고 확인하라.(준비물 : SN7476, SN7420)
(3) mod-x counter 2개를 이용하여 주파수를 로 분주하려고 한다. 2개 block diagram를 그리고 block도의 내부회로를 그리시오. J-K 플립플롭과 NAND로 구성하시오.(준비물 : SN7476, SN7400)
(4) 0~9까지 셈을 하
|
|
|
플립플롭)은 1 또는 0과 같이 하나의 입력에 대하여 항상 그에 대응하는 출력을 발생하게 하고, 다음에 새로운 입력이 주어질 때까지 그 상태를 안정적으로 유지하는 회로로써 컴퓨터의 집적 회로 속에서 기억 소자로 쓴다.
Transition Time(천이시
|
|
|
회로도 작성
회로도 수정
4/30 ~ 5/18
5/18 ~ 5/25
부품구입
5/30
제작
6/2 ~ 6/9
테스트 및 수정
6/10 ~ 6/13
완성
8 참고 문헌
- 전자계산기 일반
- 전자계산기 구조
- 전자기초실습(교육부)
- 전자응용실습(교육부)
9. 소요 예상 비용(단위:원)
부품 리스트
P
|
|
|
플립플롭의 CLR에 0의 시그널이 전해지게 하여 리셋이 되는 것이다.
두 번째 실험은 T 플립플롭을 이용하여 12진 카운터를 제작하고 확인해보는 실험이었다. 이번 실험도 실험 1과 마찬가지로 T 플립플롭J-K플립플롭은 7476칩을 이용하여 회로도
|
|
|
플롭 회로와 게이트의 조합으로 구성
- 분류 : 동기 계수기(클럭 신호에 동기되어 모든 상태값이 변함)
비동기 계수기
○ 비동기 계수기(리플 계수기)
- 연속된 플립플롭 회로에서 앞에 있는 것의 풀력이 다음것의 입력으로 사용
- T나 JK
|
|
|
회로를 설계한다. 그 중 JK Flip-Flop을 사용한 Synchronous MOD 10 Counter, T Flip-Flop을 사용한 Synchronous MOD 12 Counter, 74LS161을 사용한 Synchronous MOD N Counter를 제작하고 동작을 확인한다.
4.Background
플립플롭회로 [flip-flop circuit]
[2개의 안정한 정기적 상태를
|
|
메뉴펼치기
