|
이 실습만 끝내면 이제 상대적으로 부담이 덜 되는 논리회로 실습이 기다리고 있다. 마지막이라는 생각으로 집중해서 실험에 임해야겠다. 1. 목적
2. 실험 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
예비 레포트 5장.hwp…………………………………………5p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
5. 신호발생기
1. 실습목적
2. 설계실습 계획서
결과 레포트 5장.hwp…………………………………………4p
아날로그 및
|
|
|
예비레포트에서 했던 Vo 와 VCE1 의 이론값과 측정값이 일치하는 것을 확인하였습니다.
12V와 15V으로 각각 회로를 설계하여 측정값을 비교해 보니 VCE1값에서만 큰 차이가 있었고, 다른 값들에는 비교적 미미한 차이가 있음을 알 수 있었습니다. V
|
|
|
한다. 전압계와 다르게 측정되는 대상에서 전혀 전류를 취하지 않는다. * 예비레포트
[실험목표]
[실험 기구 및 장치]
[실험 배경 이론 - 램프회로]
[실험방법]
* 결과레포트
1) 실험사진
2) 회로도 및 측정결과
[결과 및 토의]
|
|
|
|
전기회로 설계 및 실습
-예비레포트-
2. 전원, DMM의 내부저항 측정장치 설계
Ⅰ. 배경 이론
1. Ohm’s Law(옴의 법칙)
저항을 통해 흐르는 전류와 저항의 곱은 그 저항 양단사이의 전위차와 같다.V = IR (V=Volt, I=Ampere, R=Ω Ohm)
|
|
|
예비레포트를 홀로 작성해보고 또 그것에 대한 이론공부도 적당히 해야한다는 것을 절실하게 느겼다. 또 RL회로 주파수응답 실험에서 이론치와 측정치의 값이 너무도 크게 벌어져 한참을 헤매다가 우연히 파형발생기의 전압원 DC OFFSET 이 PULL
|
|
|
회로를 꾸민후 함수 발생기를 사용하여 정현파를 입력해주었다. 그런후 아래와 같은 위상지연을 확인하였고 이론적인 위상지연 값과 비교해보았다.
<정상상태응답> a)입력신호 b)출력신호>
위상지연
오차
파형
이론값
측정값
위상지연
|
|
|
크기로 슬라이스하게 된다(이것을 출력 포화되었다고 한다). 1. 목적
2. 이론
3. 예비레포트
- Op-Amp 란?
- 반전 증폭기 & 비반전 증폭기
- Function Generator의 기능 및 사용법
4. 결과레포트
- 실험 및 실험방법(직접실험사진첨부)
- 고찰
|
|
|
회로대로 브레드 보드에 연결한 결과, 오실로스코프를 통한 출력 파형은 이론과 근접하게 나왔고 예비레포트에서 Pspice를 통한 시뮬레이션과 크게 다르지 않았다. 하지만 오랜만에 오실로스코프와 브레드 보드를 다루어 보다보니 미숙한 점
|
|
|
이론적으로나마 간단하게 이해했던 것들에 대한 개념을 확실히 잡을 수 있었고,
각각에 바이어스 특성에 관한 성질도 이해할 수이 있었던 것같다.
이번 간단한 실험에 대한 고찰을 통해 느낀 점과 알게 된점에 대해 정리한후
앞으로 회로 설
|
|
메뉴펼치기
