|
속도 개선과 직결된다. 디지털 회로에서 중요한 위치를 차지하고 있는 덧셈 회로의 속도 개선을 위해 여러 carry 계산 방법들이 제안되었다. 1. 실험 결과
(1) Verilog 코드
(2) wave form
(3) 진리표
(4) Delay time
2. 결과 분석 및 토의
|
- 페이지 6페이지
- 가격 1,300원
- 등록일 2007.09.28
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
번호가 순서가 다른지 반대의 결과가 나왔다. 번호를 살짝 바꾸어 다시 실험해보니 제대로 나왔다. 무엇보다 이런 방식으로 우리가 코딩한 프로그램이 기기로서 구현이 된다는 사실을 확인한 것이 큰 소득이었다. 1. 결과 분석
2. 토의
|
- 페이지 5페이지
- 가격 800원
- 등록일 2007.09.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Code Modulation Recording System)
1. 아날로그 정보를 디지털로 바꾸어야 할 필요성
2. 아날로그 정보의 디지털 변환 과정
1) 표본화(sampling)
2) 양자와(quantization)
3) 부호화(encoding)
ⅶ) THX (Tomlinson Holman's eXperience)
1. THX
2. Home THX
Ⅲ.
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2007.05.01
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
6-4.
DTMF Detecting
6-5.
DTMF Decoder
6-6.
제어 회로 part
6-7.
Interface 회로 part
6-8.
Sensor 회로 part
6-9.
구동 회로 part
6-10.
회로 전체의 모습
제 7 장
결 론
7-1.
졸업작품 수행 과정
7-2.
작품 완성
7-3.
맺음말
7-4.
참고문헌
|
- 페이지 60페이지
- 가격 3,000원
- 등록일 2007.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
coder)라 한다. 즉, 부호기는 2n개의 서로 다른 정보를 n비트 2진 코드로 바꿔 주는 조합 논리회로이다. 4x2 부호기를 설계하시오.
4.12 MUX의 반대 기능을 갖는 회로를 역다중화기(Demultiplexer, DeMUX)라 한다. 즉, DeMUX는 1개의 입력을 여러 개의 출력 중
|
- 페이지 18페이지
- 가격 2,300원
- 등록일 2007.12.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
코드
데이터의 보호 → 암호화 (encryption)
압축의 개념
저장공간과 전송 대역폭의 효율적 이용을 위해 데이터를 크기(전체 비트 수)를 줄이는 것
데이터 압축 시스템 구조
인코더에서 압축을 하고, 디코더에서 복원
중간 매체: 데이터 ....&n
|
- 페이지 33페이지
- 가격 3,000원
- 등록일 2007.03.25
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
코드를 가진 신호(2,3,5번 버튼) 또한 이용하여 에어컨의 방향도 제어할수 있다. 예를 들면, 방의 오른쪽 구석에서 2개의 신호가 에어컨으로 보내어지면, 하나의 신호는 에어컨의 ON/OFF, 다른 하나는 에어컨의방향 조절을 위한 모터의 ON/OFF를 담
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2006.03.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
is
port(a, b, bi : in std_logic;
di, bo : out std_logic);
end full_sub;
architecture behav of full_sub is
begin
process (a, b, bi)
begin
di <= a xor b xor bi;
bo <= ((not a) and b) or ((not a) and bi) or (b and bi);
end process;
end behav;
[실험7] => 순차회로
■ Decoder 4 to 16
■ Ring Count
|
- 페이지 13페이지
- 가격 1,000원
- 등록일 2007.01.21
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
알 수 있다. 이는 Unsigned Decimal Number계산만을 가능하게 하므로 발생하는 결과이다. 1. 개요
2. 알고리즘
3. Verilog코드 - RCA와 Subtracter(가감산기 코드 따로 되어있음)
4. 파형 및 분석 - 결과파형을 십진수와 이진수 두개로 보여줌.
|
- 페이지 7페이지
- 가격 1,500원
- 등록일 2006.04.04
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
5.4 OFDM 이론 참고문헌
5.5 OFDM MODEM 참고문헌
5.6 UART 참고문헌
5.7 MFC 참고문헌
6. 졸업작품 후기
7. 부록 - 소스코드
7.1 OFDM MODEM
7.1.1 UART BaudGen
7.1.2 UART 송신부
7.1.3 UART 수신부
7.1.4 QPSK Mapper
7.1.5 QPSK Demapper
7.1.6 FFT/IFFT
7.2 OFDM Client
|
- 페이지 77페이지
- 가격 10,000원
- 등록일 2006.06.01
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|