|
8 출력 9 출력
A 출력 B 출력
C 출력 D 출력
E 출력 F 출력
6. 결론
본 프로젝트를 통해 드-모르간의 정리를 이용 복잡한 논리회로를 간략화하여 간단한 회로로 만들 수 있다는 것을 알 수 있었고 7-Segment의 원리와 숫자 표시기의 사용방법을 실험으
|
|
|
binary operator)
1.2 단항 연산자(unary operator)
1.3 대입 연산자(assignmentoperator)
2 관계 연산자(relational operator)
3 논리 연산자(logical operator)
4 비트 연산자(bit operator)
5 기타 연산자
5.1 콤마(,) 연산자
5.2 sizeof 연산자
5.3 형 변환 연산자
5.4 열거형
|
|
|
비트 2진수를 Excess-3 코드로 변환하기 위해서 1001(십진수 9)을 더해야 한다. 문제는 표 11-2에 요약되어 있다. 7483A에 개방되어 있는 입력을 어떻게 연결할지를 결정하고, 회로도를 완성하여라.
2. 회로도로부터 회로를 구성하여라. 실험 보고서의
|
|
|
8. Quantization (양자화-2)
9. Coefficient 수정
10. 최종 Coefficient
11. 수정된 필터 특성
12. Matlab Full Code
13. FIR Filter 의 주파수 특성
14. Matlab Simulation Result
15. Hardware Reduction
16. Delay Design with Verilog
17. Adder Design with Verilog
18. Coefficient Multiplier Design wit
|
|
|
실험내용
1. Multisim software 설치\
2. 1bit Full Adder 회로의 동작을 이용하여 확인.
- 준비된 진리표와 일치하는지 확인
- 결과 화면 캡쳐
3. 4Bit Adder-Subtractor회로 설계 : 참고문헌 참조
- Binary Full Adder 이용
S=0 : Adder 기능
S=1 : Subtractor
|
|
|
magnitude)
위 그림과 같이 고정 소수점 표현에서 부호(S) 비트가 0이면 양의정수, 1이면 음의정수를 나타내며, 크기(magnitude)부분은 2진수 정수값을 나타낸다.
4. 보수를 이용한 연산
(1) 1의 보수 뺄셈
1의 보수를 이용한 1. 보수의 개념
2. 보수
|
|
|
16Bit 데이터를 입력 받아 파형을 출력하며, 논리 신호의 상태나 Timing 분석 등을 수행한다. 서론
(1)multisim 이란?
(2)multisim 메뉴얼 및 사용법
조합회로 설계
(1)1Bit Full adder 의 설계
(2)카노맵 작성
(3)Boolean식
실험내용
참고문헌
|
|
|
# 블루리본
# Plug and Play
# 리눅스(Linux)
# 유닉스(UNIX)
# 전자서명법
# ASP
# InterNIC(
# FSF
# Whois 검색
# CIA의 World Fact book
# 쿠키
# 시소러스(Thesaurus)
# Thread(쓰레드)
# Mobile(모바일)
# P2P
# 리키즈(Leakage)
# 블르투스(Bluetooth)
# 패치(Patch)
|
|
|
비트의 존슨 카운터의 경우 2n개의 AND회로가 필요하다. 위에서는 4비트의 존슨 카운터이므로 8개의 AND게이트를 사용하였다.
5. 고찰
이번에는 동기 카운터에 대해서 공부하였다. up-down 카운터, Mod-n 카운터, 존슨 카운터의 작동개념을 가상으로
|
|
메뉴펼치기
