|
adder;
ARCHITECTURE Behave OF adder IS
BEGIN
s <= (NOT a AND((NOT b AND c)OR(b AND NOT c)))OR(a AND NOT(((NOT b AND c)OR(b AND NOT c))));
cout <= (a AND b)OR(b AND c)OR(a AND c);
END Behave; Project #1 Gray Code Converter
1. 개요
2. 이론
3. 설계
4. 결과분석
5.
|
|
|
and B=R 인 형태이다. C=1일 때 master 가 active, C=0 일 때 slave가 active상태로 되어 Negative-edge triggered Master-Slave SR Flip-Flop가 된다. 즉, 입력값이 C 가 1에서 0으로 변할 때 출력에 전달된다.
논리 회로
▣ 모서리 변이형 플립플롭 1. 플립플롭이란?
|
|
|
회로도
6. 실험 절차
(1) 디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR
을 0->1로 하여 모든 플립플롭들을 해제 (clear)시키고 CLK에 클럭 펄스를
하나씩 트리거 시키면서 의 논리 상태를 측정하여 표 1(a)에 기록한
다
|
|
|
논리 게이트에 관한 정보들, CDS라는 빛 감지 센서 등에 대해서 자세히 알 수 있었다. 그리고 많은 일들을 계획적으로 처리 하게 되어서 계획성이 조금 는것 같은 기분이다. 한 학기 동안 정말 평생동안 잊지못할 작업을 한 것 같다. 1. 작품
|
|
|
논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
2. Data sheet 1. Title
2. Name
3. Abstract
4. Background
5.Experimental Results
1. 실험1
A. Data
1)소스
2)동작 사진
B. Discussion
6. Analysis
7. Con
|
|
|
Immediate add를 통한 연산자 직접입력 연산) ? 연산종류는 Add, Immediate add, Sub, AND, OR, NOT, Left Shift, Right Shift의 8개 연산 수행
4) Add, Immediate add, or Sub의 경우에 Overflow 측정
또한, 설계된 Microprocessor는 5KHz로 작동하며, 8bit*16의 RAM을 갖고 있다.
|
|
|
회로에서 논리 “1” 은 5V가 인가되므로 LED로 전류가 흘러 켜지게 된다.
4. I/0 PORT
I/O PORT in ATmega128
- 6개의 8비트 양방향 병렬 I/O 포트 (PORT A ~ F)
- 1개의 5비트 양방향 병렬 I/O 포트 (PORT G)
- 총 53개의 I/O PORT
- 최대 구동전류 모두 40mA로 동일
I/O P
|
|
|
논리식의 간소화에도 자주 사용된다, 다음 항등식을 잘 살표보자.
――― ―――
AㆍB = A + B …………………… ①
――― ―――
A + B = AㆍB …………………… ②
첫 번째 항등식 ①로 부터 "두 신호를 AND한 다음 부정한
|
|
|
and gregory L. Moss (Digital Systems Pr., 2004),p.214.
▷Ronald J. Tocci, Neal S. Widmer, and gregory L. Moss (Digital Systems Pr., 2004),pp.233-237.
▷http://blog.naver.com/dbskffl?Redirect=Log&logNo=140010178858
▷http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap07/digital07_4.htm
▷http://
|
|
|
사회현실과는 무관한 엘리트 카르텔의 폐쇄회로
2. 교육문제
Ⅶ. 한국민주주의의 이념적 기반으로서의 자유주의와 공화주의
1. 민주주의 ; 민중의 자치 구현
2. 오늘날 시민사회의 자유주의
3. 공화주의
4. 고전적 민주주의자
|
|
메뉴펼치기
