|
논리회로
진수변환
○
○
선택형
(선다형)
7
②
3
게이트회로
기본논리게이트
○
○
선택형
(선다형)
5
①
4
불대수
기본법칙
○
○
선택형
(선다형)
10
②
5
논리식
논리식의 간소화
○
○
선택형
(선다형)
8
①
6
플립플롭
SR플립플롭
○
○
선택형
|
|
|
회로를 간략화 하여 좀더 간략한 회로를 구성할수 있으며 드모르강의 정리는 NAND 게이트나 NOR 게이트가 없어도 동일한 회로를 AND나 OR 게이트에 NOT 게이트를 이용하여 등가회로를 구성할 수 있다.
이러한 드모르강의 정리를 이용한 회로를 직
|
|
|
부정의 동작은\" ￣ \"로 표시하고, 다음과 같이 정의된다.
부울변수 = 0 일때 = 1
부울변수 = 1 일때 = 0
(공리 3) 논리연산 OR는 기호를 \"+\"로 나타내고, 다음과 같이 정의된다.
0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 1
(5) 부울대수의 기본법칙
이들 법칙
|
|
|
논리회로를 간략화하여 간단한 회로로 만들 수 있다는 것을 알 수 있었고 7-Segment의 원리와 숫자 표시기의 사용방법을 실험으로 확인 할 수 있었다. 전체적으로 회로구성이 복잡해짐에 따라 실험자의 실수로 회로구성이 잘못되 틀린 출력이
|
|
|
회로의 기호는 그림 3-24와 같고, 동작 상태는 표 3-11과 같다. XOR 기능을 수행하는 14핀의 기본적 집적회로는 7486이 있으며, 이 집적회로의 내부 구조와 핀의 위치는 그림 3-25와 같다.
마. 그 밖의 논리 회로
기본적인 논리 게이트인 AND, OR, NOT, XO
|
|
|
부정
⑤ 드모르강의 법칙
(2) 조합 논리회로
조합 논리 회로는 논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성한 논리 회로로, 입력, 논리 게이트, 출력으로 구성되며, 입력된 정보에 대해서 새로운 출력 정보를 제공하
|
|
|
논리식 내의 0은 1로, 1은 0으로 변경하고 AND(•)는 OR(+)로, OR(+)는 AND(•)로 치환하더라도 논리식이 성립한다는 것이다. 이 떄 각 논리 변수들은 변경없이 그 대로 두어야 한다. 1. 부울대수
2. 논리합
3. 논리곱
4. 논리보수(역)
5.
|
|
|
들어 3입력 AND 식은 다음과 같다.
논리대수에서 논리곱은 아래와 같은 기본 규칙을 이용한다.
논리합의 부정은 논리회로에서 NOR 회로로서 OR 회로의 결과에 보수를 취한 것과 같으며 2-입력 NOR 함수는 다음과 같음 방정식 형태로 표현할 수 있
|
|
|
AND gate는
입력단자의 여러가지 조합에 대하여 논리곱과 동일한 결과를 출력하는 소자. 실험2. 게이트와 부울대수 및 조합논리 회로
AND - Gate
OR - Gate
NOT - Gate
NAND - Gate
NOR - Gate
Exclusive-OR - Gate
Bool 대수란?
Bool 대수의 표기법과 그 예
|
|
|
논리곱은 0이라는 것을 알 수 있다. 두 번째 실험의 경우 결과값은 입력값과 같은 값으로 출력된다. 이 결과를 통해 1과 논리곱연산을 수행하면 그 자신이 출력된다는 점을 알 수있다.
실험회로6
교환법칙
1) 실험과정
A·B=B·A
2) 실험결과
이 실
|
|
메뉴펼치기
