|
이용한 것이여서 쉬울 줄 알았지만 컴파일 하는 과정과 파형을 출력하는 과정에서 빠른 이해와 파형을 분석하는 능력이 요구되는 것 1. 실험 제목 : 덧셈기/뺄셈기 구현
2. 실험 목표
3. 실험 장비
4. 관련 이론
5. 실험계획
|
|
|
4Bit 덧셈기 2개,AND 게이트 2개,OR 게이트 1개로 구현가능.
Decimal
symbol
BCD
digit
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
5. 실험 계획
[BCD 덧셈기_뺄셈기]
=> 스위치를 눌렀을 때는 2번째 입력이 보수가 취해지고 스위치를 누르지 않
|
|
|
자들을 한 개의 4bit 덧셈기를 이용하여 디스플레이 하기쉽도록 다시 연산하여 출력하는 회로이다. 이 회로에 위에서 언급했던 뺄셈기의 원리를 조금만 적용하면 BCD 4bit 덧셈기/뺄셈기를 구현할수 있다. 즉 이 회로를 가지고 조금만 생각해 보
|
|
|
BCD to Binary설명.docx
공지사항
설계 주제 : BCD to Binary 구현
1. 지금까지 설계한 덧셈기, 뺄셈기, 곱셈기, 나눗셈 연산기에 BCD-to-Binary 회로를 추가하여 signed-BCD 입력, Sign & magnitude binary 출력의 연산기를 구현한다.(그림)
( 4칙 연산 모두 양/
|
|
|
뺄셈기 구현)을 Altera의 graphic editor를 이용해 모의실험.
Altera Quartus를 이용한 디지털 회로 설계에 관한 문서
DigitalDesign1.pdf
전가산기:2bit의 자리수와 carry를 더하는 3bit의 합을 나타냄
x
y
z
c
s
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
|
|
|
기호 C5, S4, S4, S2 그리고 S1을 부여하였다. Binary sum 아래의 행들은 4비트 덧셈기의 출력에서 나타날 2진수 값을 나타낸 것이다. 두 10진수의 출력합은 BCD형태로 표현해야 하고, BCD sum 아래의 행들에 나타낸 형태로 표현되어야 한다. 문제는 Binary S
|
|
|
구현하도록 목적을 세웠습니다. 그래서 우선 입력값 a,b를 더한 값을 signal temp에 저장한 후 process문을 이용하여 if문에서 9보다 클 경우 BCD 다음 저장변수에는 1을 입력하고, BCD 첫 번째 저장변수에는 6을 더하여 입력하도록 구현하였습니다. 이
|
|
|
BCD 무효코드 검출기에 대한 진리표 작성
가르노 맵을 이용한 표현식의 간소화
간소화된 표현식을 구현하는 회로 구성 및 테스트
회로 내의 ‘결함’에 대한 영향 예측
데이터 및 관찰 내용:
표 8-2
BCD 무효 코드 검출기에 대한 진리표
입력
출
|
|
|
NAND 게이트를 사용하여 실험 순서 2에서 구한 표현식으로부터 무효 코드 검출기를 구현하는 회로를 그려라.
= 논리 회로 간소화
- 실험목표
- 사용부품
- 이론요약
- 실험순서
- 추가조사
- 보고서 ( 데이터 및 관찰 내용, 결과및 결론 )
|
|
|
BCD를 보정한다. 이번 실험은 사용되는 소자와 전선이 저번실험보다 더 많이 사용될 것 같아 매우 어려운 실험이 될 것 같다. 사소한 것 하나라도 실수하지 않도록 핀 번호에 따른 선 연결에 신경 써서 회로를 구현해야겠다. 1. 실험 목표
|
|
메뉴펼치기
