|
, 내부적으로는 레지스터, 와이어 및 기타 하드웨어 요소들을 포함할 수 있다. 모듈 내에서는 다양한 연산과 조건문을 사용하여 하드웨어의 동작을 정의한다 1. Verilog Code
2. Test Bench Code
3. Schematic
4. Synthesis 후 분석
5. Discussion
|
|
|
디지털논리회로실험(Verilog HDL) - Characters and Displays
목차
1. 관련이론(Decoder)
2. 실험
1. 관련이론(Decoder)
디지털 논리 회로에서 디코더는 입력된 이진 신호 조합을 통해 특정 출력을 활성화하는 장치이다. 입력 비트 수와 출력 비트
|
|
|
연세대학교 기초디지털실험 4주차 결과레포트 (sequential logic)
목차
Ⅰ. Objective
Ⅱ. Verilog Code Review with waveform
1. shift register code
2. binary counter
3. BCD counter
Ⅲ. Verilog FPGA result
1. shift register
2. binary counter
3. BCD counter
Ⅳ. Discussion
|
|
|
디지털시스템설계실습_HW_WEEK12
목차
1. Problem
2. Verilog Code
3. Test Bench Code
4. Schematic
5. Critical path delay, Utilization
6. Discussion
1. Problem
디지털 시스템 설계 실습의 마지막 주차에서는 다양한 디지털 회로와 시스템의 설계 및 구현
|
|
|
디지털시스템설계실습_HW_WEEK6
목차
1. Problem
2. Verilog Code
3. Test Bench Code
4. Schematic
5. Simulation Result
6. Discussion
1. Problem
디지털 시스템 설계 실습의 주제 중 하나는 복잡한 시스템을 효율적으로 설계하고 구현하는 과정에서 발
|
|
|
디지털시스템설계실습_HW_WEEK7
목차
1. Problem
2. Verilog Code
3. Test Bench Code
4. Schematic
5. Simulation Result
6. Discussion
1. Problem
디지털시스템설계실습_HW_WEEK7의 문제는 현대 디지털 시스템의 복잡성과 그에 따른 설계의 난이도가 증가
|
|
|
연세대학교 기초디지털실험 5주차 결과레포트 (finite state machine)
목차
Ⅰ. Theory
Ⅱ. State diagram
Ⅲ. Verilog codes
Ⅳ. FPGA results
Ⅴ. Discussion
Ⅵ. Reference
Ⅰ. Theory
유한 상태 기계(Finite State Machine, FSM)는 이산적인 상태를 가지며 각
|
|
|
Verilog HDL을 이용한 Mu0 프로세서 구현 프로젝트 (코드, ModelSim결과 포함)
목차
1) Introduction
2) Processor block diagram
3) Verification of instructions
4) Verification of the task
5) Synthesis
6) Summary
7) Code
1) Introduction
Mu0 프로세서는 컴퓨터 아키
|
|
|
프로그램을 실행하기 위해 필요한 여러 기능을 수행하는 구조를 가지고 있다. 이 구조는 주로 연산장치(ALU), 제어 장치(Control Unit), 레 1. MICROPROCESSOR 소개
2. MODULE BLOCK에 대한 접근 및 DESIGN
3. BLOCK CODE
4. RTL MAP
5. SIMULATION 분석
6. 고찰
|
|
|
들면 7447의 출력이 b,c만 0V(LOW)가 나오면서 segment의 b와 c에만 불이 들어오게 되고, 숫자 1이 출력 되는 것을 알 수 있다. 실험 8. Encoder와 Decoder
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
|
메뉴펼치기
