|
B
C
D
0
0
0
0
1
0
0
0
+5
1
0
0
+5
0
0
0
0
+5
+5
0
0
+5
0
0
1
0
+5
0
+5
1
0
+5
+5
0
0
0
+5
+5
+5
1
+5
0
0
0
1
+5
0
0
+5
0
+5
0
+5
0
0
+5
0
+5
+5
0
+5
+5
0
0
0
+5
+5
0
+5
1
+5
+5
+5
0
0
+5
+5
+5
+5
1
-Exclusive-OR게이트
예상한 결과가 나왔다.
입 력
출 력
A
B
Z
Z'
0
0
1
0
0
+5
0
1
+5
0
1
0
+5
+5
1
0
-
|
- 페이지 4페이지
- 가격 1,300원
- 등록일 2014.09.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털 회로는 이 진리 값에 따라 정보를 처리하며, 이를 이루는 기본 단위인 논리 게이트는 다양한 조합으로 구성되어 복잡한 논리 연산을 수행한다. 이 실험을 통해 학생들은 NOT, AND, OR, NAND, NOR, XOR, XNOR와 같은 다양한 논리 게이트의 기능을
|
- 페이지 7페이지
- 가격 3,000원
- 등록일 2024.10.28
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털 회로 구성 요소인 논리 게이트의 작동 원리와 그 응용을 탐구하는 것을 목적으로 한다. 디지털 논리 게이트는 주어진 입력 신호에 기반하여 특정한 규칙을 따르는 출력 신호를 생성하는 회로로, AND, OR, NOT, NAND, NOR, XOR, XNOR와 같은 다양
|
- 페이지 9페이지
- 가격 3,000원
- 등록일 2024.10.27
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
B1, B2, B3 3개의 Binary code input을 G1, G2, G3 3개의 Output이 나오도록 설계한다. 이때 3개의 값은 Gray code Output이다. POS, SOP를 이용하여 설계하여보고, Karnough map을 이용하여 최적의 Logic Network를 구현한다. 그리고 이 설계를 이용하여 VHDL로 Coding하고 결
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2010.01.24
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Logic Expressions for Flip-Flop Inputs
Step 6:Counter Implementation
주어진 문제에서 오직 8㎒의 input clock만 주어져 있고, the operating frequency of the count는 1㎒이므로 8㎒를 1㎒로 바꿔주는 frequency division이 필요하다. 세 개의 J-K flip-flop을 쓰면 의 frequency를 얻을
|
- 페이지 8페이지
- 가격 3,000원
- 등록일 2015.06.28
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
부득이 위의 방식으로 하였다.
State diagram과 table을 파악해 가며 그림을 그리는 것은 다른 단원보다 훨씬 흥미로워 더 재미있게 숙제를 할 수 있었던 것 같다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2013.08.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
디지털 회로 설계 황선영 교수님 강의 자료
McGraw-Hill, Fundamentals of Digital logice with VHDL design, Brown&Vranesic, 2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2013.08.08
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
logic gate의 방법으로 구현하면, a, s, z, x를 통해 바로 Q와 notQ에 입력된다. 하지만 실제로 구현하기 위해서는 logic gate로 실현한다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://princess.kongju.ac.kr/DigitalMain/d
|
- 페이지 8페이지
- 가격 1,800원
- 등록일 2013.08.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
지스터라도 Saturation되기 때문에 = 으로 L이된다.
디지털 신호로만 따지면 여기서 끝날 수 있겠지만 오실로스코프를 통해 파형을 관찰한 결과 수치적으로
, 모두 5V일 때의 (6.40mV)이 둘 중 하나만 5V일 때의 (15.2mV)보다 작게 측정되었다. 그 이유
|
- 페이지 4페이지
- 가격 2,300원
- 등록일 2014.03.16
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
DIGITAL DESIGN\", Third Edition, Prentice-Hall International Edition
[2] M. Yarbrough John \"DIGITAL LOGIC APPLICATIONS AND DESIGN\", Second Edition, P.W.S International Edition
[3] 박송배, “디지털회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”,
|
- 페이지 78페이지
- 가격 12,600원
- 등록일 2013.12.29
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|