|
실험목적
하중의 변화에 따른 LOAD CELL의 특성을 이해하고 원리를 파악할 수 있다.
실험결과
인가하중 (kg)
출력전압[V]
0
5.10
1
5.31
2
5.53
3
5.76
4
5.97
5
6.20
6
6.40
7
6.63
8
6.85
9
7.04
10
7.24
< 로드셀의 실험 결과 > < 그래프 >
고찰
이 실험을 통하
|
|
|
결과 값이 출력된다. · 진리표A
B
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
실험 2. PSpice나 Quartus II를 이용해 시뮬레이션을 위한 회로 구성에 힘든 점이 있어 진리표로 시뮬레이션 값 대체함. 1. 실험 이론
2. 문제
3. 실험 방법
4. 시뮬
|
|
|
이번 실습이 무엇을 하고자 하는지를 알 수가 있었다. 실제 실습에서는 예측한 결과 파형이 잘 나오는지를 확인해 볼 수 있을 것이다. 1. 목적
2. 실습 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
b,c 에 측정하고자 하는 미지저항체 X를 연결한 회로이다. 1. 실험 제목
2. 실험 목적
3. 실험의 원리
4. 실험 방법
5. 실험상의 주의사항
6. 실험 결과
7. 연구사항
8. 고찰
9. 참고 - 다이얼형, 저항상자형 휘트스톤 브리지
|
|
|
C1을 포함하여 3비트를 더할 수 있는 전가산기를 실제로 설계해보고 동작을 확인해 봄으로써 조합 논리 회로를 이해할 수 있게 될 것이다. 1. 목적
2. 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
결과 : 각 소자의 특성에 따른 전류 및 전압의 신호지연을 이해한다. 1. 실험의 목적
2. 관련이론
(1) 캐패시터
• 캐패시터 종류
(2) 캐패시터의 용량을 읽는 방법
(3) 캐패시터의 직렬과 병렬연결
(4) RC 직렬회로의 특성
3.
|
|
|
결과 값은 거의 일치한다.
# PSpice 첨부 1
< 실험에 대한 고찰 >
이번 실험은 테브난의 정리를 실험을 통해 확인하고, 실험 과정에서 정의된 , 에 대해서 실험을 통해 알아보았다. 그리고 회로에서 일 때, 최대 전력 전달의 정의에 대해서 실
|
|
|
문제가 된 것 같았다.
e회로도를 보고 반대로 해서 연결하여도 최대로 하여도 계속 0.8정도의 값이 뜨니 실험이 진행되지 않아서 뒤에 IB = 30μA에서 측정하는 것도 진행이 되지를 않아서 여러모로 힘들었던 실험이었던 것 같다. 없음
|
|
|
결과값의 분모값은 동일하다.
실험 4) 오프셋 보정 저항 적용 시 오프셋 전압 측정
오프셋 보정 저항
실제 OP-AMP에서의 내부 회로의언밸런스에 의해 발생되는 부정전압(=OFFSET)을 보정할 수 있도록 회로를 구성하는 것으로 보정 저항을 이용하
|
|
|
각 경우를 16to1MUX를 이용하여 연결하고, 이를 다시 상위 4bit인 opcode[7:4]의 각 경우로 나누어 16to1MUX를 이용하여 연결하면 최종 output이 출력된다.
실험을 대비하여 모듈을 코딩해보았다. ① Instruction Decoder 정의
② Instruction Decoder 설계
|
|
메뉴펼치기
