|
FPGA(Field programmable Gate array)의 구조와 동작
FPGA의 구조와 동작을 알기 위해 FPGA가 무엇인지를 알아야 한다. 또 그전에 FPGA를 설명 하기 위해서는 ASIC가 무엇인지를 알아야 한다. ASIC(Application Specific Integrated Circuit)는 특정 목적으로 설계, 제
|
|
|
구조 개념
3. 메모리 관리 정책
Ⅲ. 메모리의 분류
1. RAM(Random Access Memory)
1) SRAM
2) DRAM
2. ROM(Read Only Memory)
1) 마스크 롬(Mask ROM)
2) EPROM(Erasable Programmable ROM)
3) EEPROM(Electrical Erasabel Programmable ROM)
4) 플래시 메모리(FLASH Memory)
Ⅳ. 메모리 관
|
|
|
게이트 양극성 트랜지스터(IGBT, Insulated gate bipolar transistor)
유적 발굴기 MOS 구조의 보조 양극 동작 FET(GTBT, Grounded-Trench-MOS Assisted Bipolar-mode Field Effect Transistor)
통합 접합형 트랜지스터(UJT, Uni-junction transistor)
프로그래밍가능 UJT(PUT, Programmable Uni
|
|
|
Gate-Array나 StandardCell로 된 반도체로 실장 검증을 해야 한다. 하지만 별 문제가 되지 않는 것이 위와 같은 이유 때문에 크기나 속도가 줄어들어 오동작을 할 염려가 별로 없기 때문이다. 이러한 방법이 사용되는 가장 큰 이유 중에 하나가 실패
|
|
|
gate들의 천이상태를 timing diagram으로 그려서 동작을 설명하라(현재상태는 Q=1로 가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 래치와 플립플롭
1. 실험 목적
2. 실험 해
|
|
 |
구조 사용
118 강력한 명령어 - 대부분 1클럭에 실행됨
32 * 8 범용 작업 레지스터 + 주변 장치 제어 레지스터
8MHz 에서 8MIPS 까지 동작
-데이터 & 비휘발성 프로그램 메모리
8KB ISP(In-System Programmable) 플래시 메모리
512B 내부 SRAM
51
|
|
|
탕으로 두 입력 신호를 논리‘0’으로 리셋 시키는 구조를 사용함으로써 Up과 Down신호가 충분한 시간동안 논리‘1’의 값을 유지할 수 있도록 설계하였고 이에 따라 위상주파수 검출기가 NAND 게이트의 문턱전압에 상관없이 동작하게 함으로써
|
|
 |
동작하는지 아시나요?
Heap Memory에 대해서 아는대로 설명해주세요
<중 략>
★ 라인면접 답변
주요질문에 대한 답안!! 공개
서치플랫폼
Array의 경우 정적 크기, List는 동적으로 사이즈를 늘리는데 대체로 기준점을 두고 그 보다 사이
|
|
 |
gate. (R1 ~ R7 is nothing but just a path of electrical signal. For example, you can describe electrical path as following. P -> R2 -> D1 -> A -> R6 -> N)
12. A high-voltage, direct current (HVDC) electric power transmission system uses direct current for the bulk transmission of electrical power
|
|
 |
게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜 전자공학 학술이론을 연
|
|
메뉴펼치기
