|
회로에 의해 JFET소자의 입장에서 병렬로 연결되어 있으므로 29.76킬로옴이다. 이것이 입력저항이며, 출력저항은 이 실험상에서는 60킬로옴이 된다. 저항이 2배이어야 전압이 0.5배로 하강하기 때문이다. 따라서 이와 같이 계산된 등가 저항으로
|
|
|
[전자 회로 실험] FET 증폭기와 스위칭 회로 실험 보고서
목차
1. 실험 목적
2. 2부 공통 소스 JFET 증폭기
3. 전류원 바이어스의 추가
4. 2부 문제
5. 3부 캐스코드 증폭기
6. 3부 문제
7. 2부, 3부 결론 및 고찰
1. 실험 목적
전자
|
|
|
[전자회로설계 결과보고서][실험 09] JFET 증폭기
목차
1. 관련 이론
(1) 접합 전계 효과 트랜지스터 JFET
(2) 공통 소스(CS) JFET 증폭기
(3) 공통 드레인(CD) JFET 증폭기
2. 공통 소스(CS) JFET 증폭기
(1) PSpice 시뮬레이션 과정
(2) PSpice 시뮬레
|
|
|
(R1B1) I(R1B2) I(R1C) V(3) V(4)
1.000E+01 8.207E-04 8.151E-04 8.861E-04 1.793E+00 1.936E+00
이론값
모의실험값
측정값
오차(%)
Ib(uA)
Ic(mA)
Vb(V)
Vc(V)
*직류해석(뒷 단자)
.OP
.DC VCC 10V 10V 6
VCC 6 0 10
R2B1 6 9 68K
R2B2 9 0 10K
R2C 6 7 2.4K
R2E 8 0 240
R3E 10 0 1K
Q2 7 9 8 Q2sc1815
Q3 6 7 10 Q2s
|
|
|
증폭기를 설계하면 좋은 이득 고입력 저출력 저항을 가지는 증폭기를 설계할 수 있습니다,
3. JFET 공통 드레인 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 )
JFET 공통 게이트 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시
|
|
|
회로구성을 어떻게 할 것이냐에 따라 다르게 된다. 1. 목적 ……………………………………… 3P
2. 서론 ……………………………………… 3P
3. 부품 및 기기 …………………………… 3P
4. 실험순서 ……………………………… 3~4P
|
|
|
실험14_전자회로실험_결과보고서_캐스코드 증폭기
목차
1. 제목
2. 실험결과
3. 검토 및 평가- 고찰사항
1. 제목
캐스코드 증폭기는 전자 회로 설계에서 중요한 역할을 하는 고급 증폭기 구조이다. 이 구조는 기본적인 공통 이미
|
|
|
교류적인 이득은 보상을 시킬 수 있습니다.
BJT와 JFET의 비교
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
|
실험13_전자회로실험_예비보고서_공통 게이트 증폭기
목차
1.제목
2.실험절차
3.실험에 대한이론-예비보고사항
소개글
"실험13_전자회로실험_예비보고서_공통 게이트 증폭기"에 대한 내용입니다.
실험 보고서 작성으로 A+ 점수 받았
|
|
|
[A+보고서]전자회로실험-연산증폭기(op amp)
목차
1. 실험 목적
2. 관련 이론
3. 실험 방법
4. 실험 결과
5. 오차 원인 및 추가 실험 제안
6. 참고문헌
1. 실험 목적
전자회로실험에서 연산증폭기(op amp)의 실험 목적은 다양한 전자
|
|
메뉴펼치기
