|
State Transition Diagram of Signal Lamp, 베릴로그, 실험소스
결과레포트와 실험소스만 있습니다. 없음
|
|
|
앞서 언급했던 cnt overflow 현상만 보정해주면 정확한 설계라고 보여진다. - Specification of STLC
- I/O signal description
- Block diagram of system
- State diagram
- Verilog HDL source code
- Test plan & Result
- Simulation results in waveform
- Conclusions & Comments
|
|
|
state diagram을 통해 \'유한 문자열 인식기\'의 상태변화 및 출력값을 파악할 수 있었으며 \'case\'를 사용하여 상태변화를 표현할 수 있었다. Moore machine을 이해하고 설계하였고 IBUF의 필요성을 이해하고 코드 내에서 사용할 수 있었다.
Evaluation
유
|
|
|
State-Transition Diagram(상태전이도)
①순서 회로에 입력이 가해졌을 때 상태 간의 전이 및 출력을 나타낸 그림. 2진 계수기의 상태 전이도를 나타내면 그림과 같다. 상태 A에 입력 1을 가하면 출력 0을 내고 상태 B로 전이하는 것을 DataFlow Diagram(
|
|
|
of neurophysiological signals. Prog Neurobiol. 2005 Sep-Oct;77(1-2):1-37
[7] Stuart L, Walter M, Borisyuk R. Visualisation of synchronous firing in multi-dimensional spike trains. Biosystems. 2002 Oct-Dec;67(1-3):265-79 1. 서론
2. 본론
1) 신경신호 활동전위의 검출 및 분류(spike sorting)
2
|
|
|
Transition to Post-Fordism and the Schumpeterian Workfare State,\" In R. Burrows & B. Loader(eds.), Towards a Post-Fordist Welfare State? London: Routledge.
Marmor, T. R. and J. L. Mashaw(ed.)(1988), Social Security: Beyond the Rhetoric of Crisis, Priceton Press.
Silver, H.(1994), \"Social Exclusio
|
|
|
State Transition Diagram
33 STD (State)
34 STD(Transitions)
35 STD(Consistency Checking 지침)
36 STD(Relationships to DFD)
37 Semantic data models
38 Notation for semantic data models
39 Software design semantic model
40 Object models
41 Object class notation
42 Inherit
|
|
|
부득이 위의 방식으로 하였다.
State diagram과 table을 파악해 가며 그림을 그리는 것은 다른 단원보다 훨씬 흥미로워 더 재미있게 숙제를 할 수 있었던 것 같다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
|
|
|
신호 처리 .. 3
2.1 잡음 처리 방법 .. 3
2.2 끝점 검출 알고리즘 .... 6
제 3 장 음성 신호 특징 추출 ..... 9
3.1 LPC & Cepstrum ........ 9
3.2 MFCC .... 12
제 4 장 음성인식 알고리즘 ....... 16
4.1 벡터양자화의 개요 ..... 16
|
|
|
of sa_con is
signal ps, ns : integer range 0 to 9;
begin
-- state register --
process(clk, rst)
begin
if (rst=\'1\') then
ps <= 0;
elsif (clk\'event and clk=\'1\') then
ps <= ns;
end if;
end process;
-- state transition --
process(rst, ps)
begin
done <= \'0\'; sh<= \'0\'; cout<= \'0\'
|
|
메뉴펼치기
