|
1. Title: VHDL을 이용한 inertial delay와 transport delay 확인
2. purpose: 작성한 vhdl code와 시뮬레이션 결과를 첨부하고, inertial delay와 transport delay의 차이점에 주목하여 결과를 비교한다.
3. Theory
전파지연시간(propagation delay)
신호
|
|
|
inertial, transport delay에 의한 신호의 변화(Device:MAX2)
Device : Stratix3
Device : MAX2
7. 참고서적
- 이대영 저, 하드웨어 설계를 위한 VHDL 기초와 응용, 홍릉과학, 초판, 1995, pp.36-48, 64-66, 100
- 박세현 저, 디지털 시스템 설계를 위한 VHDL 기본과 활용, 그린,
|
|
|
Ⅱ. 관련 연구
Ⅲ. CBR HDTV TS 패킷 전송을 위한 새로운 메카니즘의 제안
Ⅳ. 전송단 및 수신단의 하드웨어 구현
Ⅴ. VHDL을 이용한 회로 설계 및 검증
Ⅵ. FPGA를 통한 기능 검증
Ⅶ. 결론
|
|
|
simulation 프로그램의 활용은 필수적이다.
7.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://210.99.156.1/home/shkim/chart1-1-2a.htm 1. 제목
2. 개요
3. 이론
4. VHDL Code
5. 결과 및 분석
6. 토의사항
7. 참고문헌
|
|
|
확인했다. 즉 같은 project 내에서 여러 개의 file을 만들어 사용하는데 main project의 이름과 같은 file이 main file이 되어 이 main file 에 대해서만 waveform을 비롯한 결과들이 simulation된다는 것을 이해했다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL
|
|
|
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap07/flash/dff.htm 1. 제목 : 4-Bit D Flip Flop 설계
2. 개요 :
3. 이론
4. 설계과정
5. 결과 및 분석
6. 토의사항
|
|
|
VHDL로 설계한 것이다. CLEAR 기능을 추가하여 CLEAR가 1일 경우 출력 Q는 0으로 초기화 되고 다시 0이 될 경우 처음부터 다시 카운터 한다.
[예비실험 2-2] 회로를 구성하여 결과를 확인하시오.
4개의 플립플랍을 이용하여 16개의 상태를 나타낼 수 있
|
|
|
이용해 4비트 레지스터를 만든 것이다. 클록이 활성화 될 때마다 입력 데이터의 값이 출력 데이터 그대로 출력되어 지는 D 플립플랍의 작동과 동일하게 나타남을 확인할 수 있다. 특히하게 소자의 Propagation delay로 인해 데이터를 저장하는 기간
|
|
|
end time을 100us로 설정하여 살펴보았다. 처음 VHDL을 직접 구현해 보는 거라서 많은 시간과 노력이 요구되는 코딩 작업이었고, 나름대로 보람 있는 실습과제였다. (1) 이론
(2) 신호에서 1씩 증가시키는 시점은
(3) Code와 파형
(4) 결과
|
|
|
Delay” 측정 단자에 연결한다. 그리고, 채널 2의 접지단자를
“Delay” 측정단자 아래의 “GND" 측정단자에 연결한다.
⑷ 채널의 입력 선택 단자를 “ground”에 놓는다.
⑸ 빛의 속도 장치용 어댑터를 연결한다. 황색 LED에 불이 들어오는지 확인한
|
|
메뉴펼치기
