|
module psdram_async(
//Main Clock
input clk, //50Mhz
//Switch Signal
input [7:0] SlideSwitch,
input [3:0] BtnSwitch,
//7 Segment Signal
output [7:0] Seg,
output reg [3:0] SegControl,
//Psdram Signal
output reg nM
|
|
|
|
ARRAY[5]: 00E8082A
이진수 코드: 0000 0000 1110 1000 0000 1000 0010 1010
구조에 맞게 숫자를 나눔: 000000 00111 01000 00001 00000 101010
MIPS 코드: slt R1, R7, R8
의미 & 계산: R1 = R7 < R8 = 9 < 27 = 1
ARRAY[6]: 0107102A
이진수 코드: 0000 0001 0000 0111 0001 0000 0010 1010
구조
|
|
|
번호가 순서가 다른지 반대의 결과가 나왔다. 번호를 살짝 바꾸어 다시 실험해보니 제대로 나왔다. 무엇보다 이런 방식으로 우리가 코딩한 프로그램이 기기로서 구현이 된다는 사실을 확인한 것이 큰 소득이었다. 1. 결과 분석
2. 토의
|
|
|
<= 5\'b00000;//리셋 led 모두 off
else if(sum_coin > 9\'d39) tea_led <= 5\'b11111; //돈이 390원 이상, led 모두 On
else if(sum_coin > 9\'d34) tea_led <= 5\'b11101; //돈이 340원 이상, 350,400원 차 On
else if(sum_coin > 9\'d24) tea_led <= 5\'b01001; //돈이 240원 이상, 250원 차
|
|
|
쓰고, 지정된 read 레지스터의 값을 읽는 것을 동시에 수행할 수 있는 8개의 8비트 레지스터를 포함한 레지스터 파일을 설계하고 동작을 확인하시오.
(2) (도전문제) 앞에서 설계한 레지스터 파일을 사용하여 다음과 같은 FIFO를 설계하고 동작을
|
|
|
다.
E. 스트링은 겹따음표(\")로 둘러싸며 한 라인을 넘을 수 없다.
-> 줄바꿈 \\n, \\t, \\n,\\\\,\\, %% 등을 사용할 수 있다.
F. 시스템 기능 연산자를 사용할 수 있다.
ex) $ 시스템 기능, $stop
G. 시간 지연 연산자를 사용할 수 있다.
ex) # 값
H. 컴파
|
|
|
1. 필요성
- 지식 부가 가치 산업의 가속화.
- 팀원 개개인의 능력에 따른 의사소통
및 협동심 부족.
- 기존 신호 제어 시스템에서 보행 신호 대기 시
휴지 시간 발생 및 운전자 주의력 부족.
2. 기대효과
- 전자 공학도로서 지식부가
|
|
|
가 변화되지는 않음을 위의 입력에 따른 결과(자주색 굵은 선)를 보면 알 수 있다.
5) Decoder의 특성 상, 어떤 입력변화에 따른 서로 다른 출력 결과를 얻을 수 있음을 위의 파형에 의거하여 알 수 있다.
* D Flip-Flop실험 결과파형
1) Input clk(clock)에
|
|
|
축 가이드”, 한빛미디어 2002.
[network processors] \"will soon reside in every piece of networking or communications equipment\", Process Lab., Dept. of Electrical and Electronic Eng. Yonsei University, 2001. 6. 1. 주제성격
2. 연구제목
3. 연구동기
4. 연구내용
5. 참고
|
|
|
Verilog라는 언어로 설계를 해보았고 완성된 프로그램이 잘 작동되지 않거나 속도가 느려 버벅대는 경우를 많이 겪어보았습니다. 설계 중 중복이나 불필요했던 소스들이 속도 저하 및 오류들의 원인이라는 것을 발견하고 시정하여 정상적인 작
|
|
메뉴펼치기
