|
논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치했고 시뮬레이션 결과도 일치하
|
|
|
논리회로 실험이 끝났다. 원하는 결과대로 안 되어 매주 남아서 재 실험하고 하루 종일 예비와 결과레포트를 적었을 때가 엊그제 같은데 벌써 한 학기도 지나갔다.
여지 껏 매 수업마다 수고 해주신 김성호 교수님, 이현기 조교님 정말 감사
|
|
|
선택하여 단일 출력으로 내보내 는 조합 논리회로이다. 멀티플렉서는 ‘n개의선택 (단자)변수’ 조합에 따라 많은 입력들 중 하나를 선택하여 그대로 출력에 넘겨주기 1. 실험 목적
2. 기초 이론
3. 실험 예비 보고
4. 실험 방법 및 순서
|
|
|
논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과정
3. 결과물
4. 예비레포트의 가
|
|
|
예비과제
(1) 비동기식 카운터(Asynchronous counter)의 원리를 설명하라.
(2) 비동기식 카운터의 장단점을 열거하라.
(3) 비동기식 카운터에서 클럭펄스의 주파수가 높아지면 어떠한 현상이 일어날 것인가를 예측하라.
(4) <그림 19.8> 회로에 대
|
|
|
논리 다이어그램으로부터 결정될 수 있다. 논리 다이어그램과 실험 데이터로부터, 부울식 열에 이 식을 표현하시오. 예를 들어 실험 1(a)과 1(b)에서 실험 데이터는 Y = A 와 같다. 이중 부정(inversion)의 부울식은 표 2-13의 첫째 행의 부울식과 같다
|
|
|
이 실습만 끝내면 이제 상대적으로 부담이 덜 되는 논리회로 실습이 기다리고 있다. 마지막이라는 생각으로 집중해서 실험에 임해야겠다. 1. 목적
2. 실험 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
논리를 수행하는 기능으로 사용할 수 있게 한다.
TTL의 2입력 NAND 게이트를 결선하면 와이어드 AND가 되지 않는다. 토템 폴(totem-pole) TR는 포화되었을 때에 이미터 플로어(emitter follo -wer)로 동작하여 출력을 높은 전압으로 끌어올리므로 스위칭 속
|
|
|
논리회로는 바로 구현 될 수 있다( 이 회로구성은 복습문제에서 다루기로 한다). 각 항을 D로 인수분해 함으로써 무효 코드에 대한 다른 표현식을 얻을 수 있다. 보고서에 제공된 난에 새로운 표현식을 적어라.
4. TTL 논리에서 LOW는 (16mA) 위반하
|
|
|
회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하는 단자임에 유의하시오.
표 8-6E와 표 8-7E의 2진수를 더하고 빼면서, 동시에 10진수로 바꾸어 결과를 확인
|
|
메뉴펼치기
