|
가산기는 회로가 작다는 장점이 있지만, 직렬로 연속 동작을 시키려면 많은 시간이 걸린다
직렬 가산기
반감산기
반감산기는 반가산기와 마찬가지로 두 개의 수에 대한 감산기
A
B
D
Br
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
반감산기 진리표와 회로
전감
|
|
|
사용하여 만든다. 1. 가산 / 감산기
(1) 가산기
(2) 산술 연산기
① 가산기에 의한 산술 연산 회로
② 부호와 자리 넘침 판별 회로
③ 고속 가산 회로
④ 곱셈 회로
2. 플립플롭
(1) RS 플립플롭
(2) D(Data)플립플롭
(3) JK플립플롭
|
|
|
가산기 ➁ 전 가산기 ➂ 반 감산기
➃ 전 감산기 ➄ 인코더 ➅ 디코더
➆ 멀티 플렉서 ➇ 디멀티 플렉서
3). 순서(순차) 논리 회로의 종류와 특징
➀RS 플립플롭 ➁ JK 플립플롭 e
|
|
|
플롭보다는 레지스터가 사용된다. 레지스터는 플립플롭을 모아서 같은 이름과 같은 클럭을 사용하도록 한 것이다. 예를 들어, 컴퓨터에서 가산기로 들어가는 두 입력 값(각각 16비트)은 각각 16개의 플립플롭으로 이루어진 두개의 레지스터에
|
|
|
가산기
4) 전 가산기
5) 디코더
6) 인코더
7) 멀티플렉서
8) 디 멀티플렉서
(2) 순서(순차) 논리회로
1) 순서논리회로의 정의 및 특징
2) 플립플롭
가. RS 플립플롭
나. D 플립플롭
|
|
|
플립플롭 이용
- 시프트 레지스터 (shift register)의 응용
이진 카운터
링 카운터(Ring Counter) : 연속적인 논리펄스를 발생시키기 위한 제어 회로에 응용
순서도
존슨카운터(Johnson Counter)
존슨카운터(Johnson Counter)의 P펄스
직렬 연산 가산기
- 555
|
|
|
가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력값과 회로의 현재 상태에 따라 출력값 결정
기억능력 갖고 있음
플립플롭(flip-flop
|
|
|
가산기 - 2개 이상의 수의 합을 출력으로 하는 논리 회로
보수기 - 뺄셈을 할 때 사용되는 보수를 만들어 주는 회로
기억 레지스터 - 주기억 장치로 보낸 데이터를 일시적으로 기억
데이터 레지스터 - 연산에 사용할 데이터를 일시적으로 기
|
|
|
플립플롭은 직렬입력을 통해 새로운 2진 정보를 받아들인다
○ 논리 시프트(Logical Shift)
- 출렬입력으로 0이 전송된다
- 기호로는 Shl, Shr로 표시
R1←Shl R1
R2←Shr R2
○ 순환 시프트(Circulation)
- 시프트 레지스터의 직렬출력을 직렬입력에 연
|
|
|
가산기)
4)http://blog.naver.com/tjrnsoehd21?Redirect=Log&logNo=50006917230(반가산기)
5)http://princess.kongju.ac.kr/ (공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의
|
|
메뉴펼치기
