|
회로를 개폐하는 역할
3-상태 버스 버퍼
- 3-상태(Tri-State) 버퍼
. 3가지의 상태
. 0의 상태, 1의상태, 고저항 상태(high-impedance state)
;* 고저항 상태: 개회로와 같은 상태로서 출력이 차단되는 상태
- 3-상태 버퍼 게이트에 대한 그림 기호
. 제어입
|
|
|
.
74_163 Modulo 16 Counter
P 와 T 는 Enable 단자로
값이 1로 입력 되었을 때 CLK 값에 따라 출력이
결정된다 사용 칩에 대한 설명
회로 동작 원리
회로 변경의 이유
Modulo 6 카운터 설계 과정
상태도
진리표
카르노 맵
최종 회로도
|
|
|
방향의 차량은 직진만 허용이 되고, 동서방향의 차량은 직좌(직진과 좌회전) 동시신호를 받는다. 신호제어기를 설계하시오.
2.동작원리 설명
이번 신호등 회로 실험 설계에서는 3가지의 회로가 하나로 합쳐져서 제작된다. 없습니다.
|
|
|
회로 이용을 선언, decoder의 input x와 output d가 반전된 encoder이므로 d를 input, x를 output으로 선언, en은 그대로 input
port(
EN : in Std_logic;
D : in STD_LOGIC_VECTOR (7 downto 0);
x : out STD_LOGIC_VECTOR (2 downto 0));
end component;
begin
key1 : encoder_be
port map(EN1,D1,x1); -- en이
|
|
|
감산기와는 달리 연산 자체를 하나하나 지정해준 것은 아니고 +, -등 연산자를 이용하여 할 수 있었으며 C와 비슷한 if, case등 조건문을 사용하여 C에 익숙한 덕분에 크게 어려움을 느끼지 않았다. 다만 Booth곱셈기를 설계할 때 처음 값을 인가하
|
|
|
회로
process(rst, clk)
--분주회로 변수 선언
variable count_clk : integer range 0 to 4000000;
begin
if (rst = \'0\') then
clk_d <= \'0\';
count_clk :=0;
elsif (clk\'event and clk = \'1\')then
if (count_clk = 4000000) then
--count_clk가 4000000이되면 clk_d는 L에서 H로 H에서 L로 변함.
clk_d <
|
|
|
감산기도 겸할 수 있는 가/감산기 설계는 저번 시간의 배움을 통해 크게 어렵지 않다. 단지 입력 B 벡터와 m을 xor 연산하여 미리 선언한 B_sig에 설정하고 이를 A와 덧셈연산을 하면 될 뿐이다. 물론 제일 처음 carry in 은 m 이 1일 경우 1로 설정하
|
|
|
회로를 위한 clk_d를 선언한다.
4. Discuss how your circuit does
입력값10100010
circular-Right
logical-Right
arithmetic-right
10100010
01010001
10101000
01010100
10100010
01010001
00101000
00010100
10100010
11010001
11101000
11110100
circular-Left
logical-left
arithmetic-left
10100010
01000101
1000101
|
|
|
배치도를 참조하여 아래 회로를 구성한다. 7404, 7408, 7432의 7번 핀은 접지하며, 14번 핀은 +5V의 전압을 인가한다. A와 B에 입력을 표와 같이 변화시키면서 출력 상태를 기록하여라.
B
A
X
0
0
0
0
1
1
1
0
1
1
1
0
시뮬레이션
회로
결과
7400 IC 핀 배치도
|
|
|
회로인 것을 확인 할 수 있었다.
실험에 대한 고찰
이번 실험은 Logic gate의 멀티플렉서와 디멀티플렉서를 구성할 수 있고, 실험의 결과들로 멀티플렉서와 디멀티플렉서의 원리를 이해하고 동작을 확인해 보는 것이었다. 멀티플렉서는 복수개
|
|
메뉴펼치기
