|
감산기 진리표
3.예비과제
(1)Decoder와 Demultiplexer 회로를 비교, 설명하라.
디코더는 코드화된 입력을 출력으로 변환하는 다중 입력 다중 출력 논리회로
디멀티플렉서는 하나의 입력 회선에 여러 개의 출력 회선을 연결하여, 선택 신호에서 지정
|
|
|
감산기를 설계하면서 처음엔 어떻게 하면 4개의 가산기를 연결할 수 있는지 몰랐었으나, 조원과 머리를 맞대고 고민한 결과 수차례의 trial & error을 반복하여 입력 및 출력변수를 새로 조정하고, 임의의 signal을 만드는 방법으로 문제를 해결 할
|
|
|
로 설계
② 특징
- 시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least significant bit)가 맨 오른쪽에 오도록 하고 전가산기의 Sum Carry를 저장하도록 Sum register와 Carry storage(플립플롭)를 전가산기에 연결하면 곧 직렬가산기 회로가 된다.
- 클럭 펄스가
|
|
|
회로로 그리면 다음과 같다.
6비트 감산기
이 회로는 최하위 비트의 가산에 반가산기가 아닌 전가산기를 사용해서, 자리올림수 입력 X를 강제적으로 1로 하는것에 의하여 위의 순서 2:와 3:을 동시에 행하고 있는것에 주의하자. 또한, 이 회로에
|
|
|
감산기 ( Full subtractor )
● 예비보고서
1. 1. Decoder와 Demultiplexer 회로를 비교, 설명하라.
2. Enable 단자가 있는 2×4 decoder를 1×4 demultiplexer 로 변환하라
● 가상실험
1. <그림 5-2>와 같이 회로를 연결하고 진리표를 작성하라
2. <그림 5-3>과 같이
|
|
|
논리회로의 종류와 특징
➀ 반 가산기 ➁ 전 가산기 ➂ 반 감산기
➃ 전 감산기 ➄ 인코더 ➅ 디코더
➆ 멀티 플렉서 ➇ 디멀티 플렉서
3). 순서(순차) 논리 회로의 종류와 특징
➀RS 플
|
|
|
논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기록한다.
실험 1의 ①~⑤과정을 반복한다.
(3) 실험 3. 반감산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기록한다.
|
|
|
감산기, 반 가/감산기를 배웠다. 앞장에서 배웠던 가산기, 감산기를 합친 IC이다.
가산기이냐 감산기이냐의 기준은 제어입력신호를 무엇으로 주는가에 따라 IC의 기능이 달라졌다. ｢실험 9｣비교기 회로
｢실험 8 간단한 논리
|
|
|
(공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
|
논리 회로를 통해서 심볼 회로도를 쉽게 만들 수 있다는 것을 알게 되었다. 처음에는 어떻게 병렬가산기의 회로도를 만들어야 할지 고민을 하였다.
반가산기 와 전가산기의 회로도를 통해서 2비트 병렬 가산기와 4비트 병렬 가산기의 회로도
|
|
메뉴펼치기
