|
신호
선택된 출력 회선
S1
S2
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
1X4 디멀티플렉서에서 선택 신호는 네 개의 조합을 만들어야 하므로, 두 개의 선택 신호가 필요하다.
그림 3-601X4 디멀티플렉서 회로도 1. 목적
2. 기본 이론
|
|
|
데이터 입력 D는
Enable 입력의 역할도 동시에 함을 주목한다.
《디멀티플렉서 회로 구성 》
《디멀티플렉서 실험 사진》
①회로구성
2개의 AND GATE와 1개의 INVERTER를 이용하여 회로를 구성하였다. D단자가 Eable과 함께 입력 값의 역할도
함께 하
|
|
|
논리회로 설계실험 과목을 수강하면서 생소했던 vhdl coding을 배우고, 매주 이론과 실습을 반복하면서, vhdl이라는 언어에 친숙해 질 수 있었다.
한 학기 수업의 결과물이라고 할 수 있는 기말 팀 프로젝트에서 우리 조는 본 레포트와 같이 우리
|
|
|
1. 목적
1) 논리 반전기의 회로기능과 중요한 특성들을 이해한다.
2) BJT를 이용한 논리 반전기 회로를 실험을 통해 이해한다.
2.예비지식
2.1 이상적인 디지털 논리 반전기
논리 반전기는 입력 신호의 논리 값을 반전시킨다. 따라
|
|
|
E를 이용한 J-K F/FT Truth Table》
①회로구성
이번 실험은 J-K F/F의 동작을 확인 하는 실험이었다. 2개의 NAND와 1개의 INVERTER를 이용하여 회로를 구성하였고, Vcc와 Gnd 도 설정하여 주었다. 클럭에는 5V를 입력하여 F/F가 동작하도록 해주었다.
◎ J-K F/F
|
|
|
실험 2. A/D converter
《 A/D CONVERTER 회로 구성 》
《 A/D CONVERTER 회로 구성 》
회로구성 실험1의 회로 출력에 위의 비교기를 부가한다 (uAl458C OP amp에는 2개의 OP amp가 있으므로 1개의 op amp로 회로를 구성할 수 있다).
1) 1KHz pulse를 single pulse로 바꾸고 (
|
|
|
저항을 앞에 달아주면 괜찮을 것 같았다. 다음실험에는 미리 회로구성과 핀번호같은 것을 충분히 숙지하고 실험에 임해야겠다. 디지털 공학 실험
6장 가산기와 ALU 그리고 조합논리회로 응용
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
논리식을 구하면 다음과 같다.
S = A · B + A · B = A + B
C = A · B
입력
출력
A
B
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
2.전가산기
A, B en 입력 외에 앞단으로부터 1개의 자리올림수도 동시에 가산을 행할 수 있는 회로를 전가산기회로라 한다. 만약 A=011과 B=101을
|
|
|
논리레벨
전압,전류
입출력 레벨
전압의 조건
전류의 조건
입력 레벨
H
2/3[Vdd]이상
없음
L
1/3[Vdd]이상
없음
출력 레벨
H
2/3[Vdd]이상
유출:최소0.16-1.2[mA]
L
1/3[Vdd]이상
흡입:0.44-3[mA]
<표1> 논리회로의 종류와 표기 및 연산 진리표
2. 실험 기자재
|
|
|
부족하다보니 이론공부를 많이 해야 겠습니다. 제목
목적
관련 학습
실험 실습의 구체적 절차
1. 반가산기
2. 전가산기
3. 2비트 병렬 가산기
4. 4비트 병렬 가산기
결 과(웨이브 폼)
문제점 및 해결 방안
결론 및 고찰
|
|
메뉴펼치기
