|
논리 인버터를 체크해 본다. 함수발생기를 1㎑ TTL 펄스로 설정하라(실험 1 참조). 그림 2-6(a)에 보인 직렬 인버터를 구성하고 입력에 펄스를 인가한 뒤 회로의 입력과 출력의 파형을 비교하라. 실험 보고서의 도표 1에 파형을 스케치하라. VOLTS/DI
|
|
|
실험은 예비보고서를 쓸 때 max-plus2 를 가지고 회로를 구성하여 시뮬레이션을 해보았었다. 웨이브폼에서 파형의 결과가 겹치기도 하였지만 4상클럭 출력 파형들의 특성은 충분히 알 수 있었다. 그것을 보아가며 실험을 하니 실험이 틀렸는지
|
|
|
문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및 보고사항
3. 반성 및 토의
4. 실험 관련 이론
5. 참고 문헌
|
|
|
demultiplexer로 변환시켜라.
3 Multiplexer SN74151을 이용하여 전감산기를 설계하라.
4 아래 그림과 같이 동작하는 demultiplexer를 설계하라.
5. 실험 결과
1 실험 1의 결과를 기입하라.
입 력
출 력
S
A
B
D0
D1
D2
D3
Y
0
0
0
1
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
0
1
0
1
1
0
|
|
|
1 (LED OFF)
OR게이트 11 출력 1（LED OFF)
XOR게이트 00 출력 0 (LED ON)
XOR게이트 01 출력 1 (LED OFF)
XOR게이트 10 출력 1 (LED OFF)
XOR게이트 11 출력 0 (LED ON)
도표1.
다음과 같이 회로를 구성후 S1을 닫았을 실험 5 보고서
실험목표:
데이터 및 관찰 내용
|
|
|
결정하는데 오차의 이 두가지 원천을 분리하는 것이 가장 쉬운 것이다. 만약 모든 부품들이 적절하게 작동되고 있다면, 디지털 오차의 원인은 단순히 시스템의 resolution에 의해서만 결정된다. 1. 실험목적
2. 실험이론
3. 예비보고서
|
|
|
회로인 것을 확인 할 수 있었다.
실험에 대한 고찰
이번 실험은 Logic gate의 멀티플렉서와 디멀티플렉서를 구성할 수 있고, 실험의 결과들로 멀티플렉서와 디멀티플렉서의 원리를 이해하고 동작을 확인해 보는 것이었다. 멀티플렉서는 복수개
|
|
|
각각의 고장이 회로에 어떠한 영향을 끼칠지 설명해 보라(어떤 고장은 아무 영향을 끼치지 않을 수도 있다). 예측에 자신이 없다면 모의 고장을 발생시켜 결과를 테스트해 보자. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
|
|
|
1
1
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
BA
DC
00
01
11
10
00
0
0
1
0
01
0
0
0
1
11
X
X
X
X
10
0
1
X
X
그림 8-6 3으로 나누어 떨어지는 BCD수에 대한 Karnaugh맵
맵으로부터 읽은 최소 SOP : X=AD+ABC+ABC
AD
ABC
ABC
회로도
표 8-5의 실험결과
3 =
|
|
|
0;b=4\'b0000;
end
endmodule
#HW3
Complete the 4to1 mux and simulate it using testbench. Report must include your own explanation.
→ Input : 4bit [3:0]D, 2bit [1:0]S Output: 1bit Y
module MUX4to1(
input [3:0]d,
input [1:0]s,
output y
);
assign
y = d[0]&(~s[1]&~s[0])|
d[1]&(~s[1]& s[0])|
d[2]&( s[1]
|
|
메뉴펼치기
