|
회로에서 두 개의 출력신호간 위상차는?
(a) 0° (b) 45°
(c) 90° (d) 180°
⇒ OA(공통 이미터 증폭기)의 출력파형은 입력신호와 180˚의 위상차를 가지고 나타내어 졌다. 하지만 OB(공통 컬렉터 증폭기)의 출력파형은 입력신호와 0˚의 위상차를 가지고
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
연산 증폭기 및 선형 연산
증폭기 회로
실험 일자
2020년 11 월 25 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
연산증폭기
연산 증폭기(op-amp, Operational amplifier)는 한 개의
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
차동 증폭기 회로
실험 일자
2020년 11 월 18 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
차동 증폭기(differential amplifier)
아날로그 집적회로(IC: integrated circuit)를 구성하는
|
|
|
실험방법 및 순서 ……………………………………… 62
5. Simulation ……………………………………… 65
6. 실험 결과 ……………………………………… 67
실험 6. Op-Amp 기본 회로 ……………………………………… 69
1. 실험 목적 ………
|
|
|
음성증폭기회로를 실험했다. 상보대칭 푸시풀 증폭기는 고 전력 음성 증폭기의
출력단에 사용되는 회로이다. 실제 스피커에서는 음성코일이
R_{ L }
대신에 부하로 작용한다. 상보대칭 음성증폭기
의 이러한 활용은 이미터 폴로워의 출력임
|
|
|
실험은 차동증폭기의 다양한 입력신호에 따른 출력신호를 관찰 하는 실험이다.- 과정6은 동상이득과 차동이득을 계산하여 측정한 와 계산한 를 비교해봄으로써 계산 값과 측정값의 차이가 거의 없다는 것을 확인 할 수있다.
.
이번 실험을 통
|
|
|
실험 16장에 대한 복습문제
1. 그림 16-1의 회로에서 공통베이스 증폭기의 전압이득은 대략 얼마인가?
(a) 1 (b) 17 (c) 34 (d) 50
⇒ 이 공통 베이스 증폭기에서의 전압이득(Av)는 다음과 같다.
Av=Vout/Vin=[ic×(RC||RL)]/[ie×r\'e]=(RC||RL)/r\'e=(1kΩ||1kΩ)/30.12Ω=16.6
|
|
|
있었는데, 이것은 하나의 트랜지스터가 동작하는 것을 보면 전체 회로가 공통 컬렉터 증폭기와 같이 되고 그 성격과 같이 입력신호와 출력신호와의 위상차가 없는 것이 된다고 생각해 보았다.
실험 18장에 대한 복습문제
1. 그림 18-3에 보인
|
|
|
전류가 크게 영향을 받는 회로의 순서는
실험 ①회로 > 실험 ③회로 > 실험 ②회로
였다.
즉 실험 ①회로인 1개의 저항을 이용하는 BJT 바이어스 회로는 이론과 같이 트랜지스터의 β에 매우 민감한 의존성을 지닌다는 사실이 실험적으로 확
|
|
|
, 10번 실험) 를 제거하자 전압이득이 현저하게 떨어지는 것을 알 수 있다. 즉 는 교류 전압이득을 저하시키지 않기 위해서 반드시 필요하다.
(2) 의 제거가 증폭기 성능에 어떤 영향을 주는가?
⇒ 는 이미터 저항으로 전류이득과 출력저항에 전
|
|
메뉴펼치기
