|
실험에 사용한 트랜지스터의 특성을 data book에서 찾아서 실험결과와 일치하는지 확인 하라.
-2N2907A pnp형
= -60V = -60V =-600 = 400 = 300 = 300ns
-2N2222A npn형
= 40V = 75V = 800 = 500 = 0 = 250ns
참고 문헌: 네이버/구글 검색엔진 & 전자회로 7판 전자회로실험
|
|
|
회로에 대한 중간대역 데시벨 이득은 대략 얼마인가?
(a) 9.5 dB (b) 19.5 dB
(c) 23.6 dB (d) 27.4 dB
⇒ (Av)=(RC||RL)/(r\'e+RE1)=(3.9kΩ||2.7kΩ)/(18.176Ω+150Ω)=9.531이고 이것을 데시벨 단위로 환산하면, Av(dB)=20×log9.531=19.583(dB)가 된다.
2. 그림 24-1의 증폭기에 대한
|
|
|
전자회로실험 P.69~83
데이터 시트 검색엔진 https://www.alldatasheet.co.kr/ 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개
3. PSpice 시뮬레이션
3-1 시뮬레이션 준비물
3-2 시뮬레이션 과정
3-3 시뮬레이션 결과
4. 실험
4
|
|
|
실험방법 및 순서 48
6. Simulation 50
7. 실험 결과 53
실험 6. 차동증폭기 55
1. 실험 목적 55
2. 기초이론 55
3. 실험기자재 및 부품 62
4. 실험방법 및 순서 62
5. Simulation 65
6. 실험 결과 67
실험 7. Op-Amp 기본 회로 69
1. 실험 목적 69
|
|
|
출력들은 +15V, -15V가 된다는 것을 이번 실험을 통해 알게 되었다. 전자회로실험의 1장인 첫 실험인데 생각했던 만큼 결과 값이 잘 나와서 실험 진행하는데에는 큰 어려움이 없었다. 1. 사용 장비 및 부품
2. 실험 방법 및 결과
3. 결론
|
|
|
실험. BJT 차동 증폭기
1.Orcad 결과
<차동쌍의 컬렉터 전류 대 차동 입력 전압 특성>
-회로-
-파형-
<차동쌍의 차동 출력 전압 대 차동 입력 전압 특성>
-회로-
-파형-
<차동쌍의 입력 및 출력 전압 파형>
-회로-
-파형-
<차동쌍의 입력
|
|
|
결과 및 토의
⇒ 전반적으로 실험이 매끄럽게 잘 끝났다. 원래는 2N6004를 써야 했지만 예비레포트때 2SC1815를 사용하여 실험 때도 2SC1815를 사용하였는데 시뮬레이션 돌려 본 것과 비슷하게 나왔다. 이미터 공통 증폭기의 전반적인 이론을 확인
|
|
|
회로를 구성하고 디지털 멀티 미터를 사용하여 연산 증폭기의 입력 단자에서 전압을 측정하여 각 입력 전류를 계산하고 입력 바이어스 전류 및 옵셋 전류를 구한다.
2) 연산 증폭기를 바꾸어 실험 1)을 반복한다.
2.2.3 실험 결과
pspice 결과값
저
|
|
|
실험값과 비교하라.
5) 입력 저항 과 출력 저항 을 구하라.
2.2.3 실험 결과
10V
5.44V
4.72V
837.4μA
5.6μA
843.0μA
149
0.032
4.66kΩ
10V
5.44V
4.81V
853.1μA
5.8μA
858.9μA
147
0.033
4.46kΩ
앞서 실험한 베이스 접지 증폭기 회로 실험과 마찬가지로 동작점을 측정하기
|
|
|
실험의 목적은 우리가 사용한 741연산증폭기를 이용하여 반전증폭기와 비반전증폭기의 회로의 동작특성 및 배경원리에 대해 알아보는 것이었다. DATA분석에 앞서 반전증폭기와 비반전증폭기의 대해 간단하게 살펴보기로 하겠다. 반전증폭기
|
|
메뉴펼치기
