|
2-1
표 2-1
A
B
U
V
X
Y
Z
0
0
0
1
1
0
1
1
그림 2-2
표 2-2
A
B
W
X
Y
0
0
0
1
1
0
1
1
그림 2-3
표 2-3
A
B
U
V
W
X
Y
0
0
0
1
1
0
1
1
그림 2-4
표 2-4
A
B
C
U
V
W
X
Y
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
5. 실험 고찰
1. 회로 1에서, 변수 A와 B를 사용하여 U,V,W,X,Y,Z에 대한 부울 대
|
|
|
실험자의 의지임을 다시 한번 알게 되었다.
참고문헌
- CMOS 아날로그 / 혼성모드 집적시스템 설계 (상, 하)
,이승훈 외 3명
- A/D 컨버터, 김재현, 1991년
- 전자회로실험, 이행세 외 1명, 2003년
- 디지털 전자회로, 유관식, 2001년
- OP-Amp 회로 실험, 강
|
|
|
2V 사이의 전압을 나타내는 구형파가 된다.
▣ 참고문헌
①전자회로기초및응용, 상학당, 남상엽 외2명
②Sedra/Smith, Microelectronic CIRCUITS, Fifth edidtion, OXFORD,2004.
③전자회로실험, 청문각, 김경태 외1명
④전자회로공학, 교우사, 최성재 외2명
http://bl
|
|
|
병렬을 다시 직렬로 계산하면 다음과 같은 이론값이 나온다.
는 로 이론적인 계산 값이 나온다.
(330Ω)을 다시 연결한 등가회로
2.2 Thevenin 등가회로를 실험적으로 구하려고 한다. 를 구하는 실험회로를 그리고 실험절차를 설명하라. 또 전압
|
|
|
2.04%에서 3.25%의 오차가 발생하였다. 실험이론에 의하면 멀티미터에 흐르는 Rv때문에 전체 전압은 이론치보다 작아지게 되는데 측정치는 작아지는 값도 있고 늘어나는 값도 있다. 그것은 저항의 값이 정확히 이론치와 동일해야 한다는 조건하
|
|
|
실험을 할 것인데 이번 실험에서 많은 부분이 앞으로의 실험에 도움이 되었으면 한다. 실험 과정에서 처음의 전압 값을 출력한 것은 오차가 크게 나타나지 않았다. 이것은 구성한 회로도 간단하였고 그만큼 전압원이 매우 크거나 매우 작지
|
|
|
1. 실험목적
• Bridge회로를 구성하고 동작원리를 이해한다.
• Transformer를 이용하여 전압을 증폭시켜본다.
• 정류회로의 동작 원리를 이해하고, 실제로 구현해 본다.
2. 실험결과
1) 실험 1 : 파형발생기에서 나온 출력,
|
|
|
23-1의 회로에서 JFET 순방향 전달컨덕턴스가 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 의 공식을 확인해 보면 gm의 증가에 따라 전압이득은 증가함을 확인할 수 있다.
4. 그림 23-1의 회로에서 부하저
|
|
|
가변저항양단의 걸리는 전압의 합을 나타내는 값과 비교해 보면 약간의 차이가 남을 확인 할 수 있었다. 예를 들어 자세히 설명하면 실험 1에서 채널 1의 파형은 인가전압의 파형이므로 언제나 같음을 알 수 있다. 또한 채널 2에서는 이 회로가
|
|
|
회로가 되고 Loading effect가 발생하지 않게 되어 발생할 수 있는 최대 전압이득을 유도할 수 있다. 위에서도 실험을 통해 분석해 본 것과 같이 RL값이 더 커지게 되면 컬렉터 저항의 합성저항은 커지게 되므로 전체 전압이득(Av)는 증가하게 된다.
|
|
메뉴펼치기
