|
Logic Expressions for Flip-Flop Inputs
Step 6:Counter Implementation
주어진 문제에서 오직 8㎒의 input clock만 주어져 있고, the operating frequency of the count는 1㎒이므로 8㎒를 1㎒로 바꿔주는 frequency division이 필요하다. 세 개의 J-K flip-flop을 쓰면 의 frequency를 얻을
|
|
|
logic.html
·http://pepsiman.tistory.com/122
- 참고문헌
·「Digital Fundamentals 최신 디지털 공학 - 제10판」
3) Date sheet
(1) NOT(74LS04)
(2) AND(74LS08)
(3) OR
끝. - 목 차 -
1. 설계입장 - p.1
1) 7-Segment란?
(1) 7-Segment 소개
(2) 7-Segment 이용
2) 설계목적
|
|
|
68
실험 12. 쉬프트 레지스터(2) 68
1. 실험 목적 68
2. 기초 이론 68
3. 예비 보고서 70
4. 실험 기자재 및 부품 71
5. 실험 방법 및 순서 e 71
6. 실험 결과 73
실험 13. Term Project(1)
실험 14. Term Project(2)
실험 15. Term Project(3)
참고문헌 74
|
|
|
…………………………… 71
5. 실험 방법 및 순서 …………………………… 71
6. 실험 결과 …………………………… 73
실험 1 3. Term Project(1)
실험 1 4. Term Project(2)
실험 1 5. Term Project(3)
참고문헌 …………………………… 74
|
|
|
Digital Fundamentals 최신 디지털 공학 - 제10판」
3) Date sheet
(1) GAL16V8D
(2) NE555(PDIP)
(3) 74LS76 1. 설계입장 - p.1
1) GAL IC 란?
(1) GAL IC 소개
2) 설계목적
(1) 설계목적
2. 설계원리 - p.2
1) Decoder 소개
2) Karnauh MAP 소개
3) 7-Segment 소
|
|
|
project에서 지금의 이러한 현상만 보정해주면 완벽히 맞는 설계를 했다고 볼 수 있겠다.
8. Conclusions & Comments
이번 프로젝트의 과제는 1번에서 언급했던 specification을 갖는 smart traffic light controller를 설계하는 것이다. 잘못된 설계는 사고로 이어
|
|
|
B1, B2, B3 3개의 Binary code input을 G1, G2, G3 3개의 Output이 나오도록 설계한다. 이때 3개의 값은 Gray code Output이다. POS, SOP를 이용하여 설계하여보고, Karnough map을 이용하여 최적의 Logic Network를 구현한다. 그리고 이 설계를 이용하여 VHDL로 Coding하고 결
|
|
|
adder;
ARCHITECTURE Behave OF adder IS
BEGIN
s <= (NOT a AND((NOT b AND c)OR(b AND NOT c)))OR(a AND NOT(((NOT b AND c)OR(b AND NOT c))));
cout <= (a AND b)OR(b AND c)OR(a AND c);
END Behave; Project #1 Gray Code Converter
1. 개요
2. 이론
3. 설계
4. 결과분석
5.
|
|
|
DigitalDesign, J.F.Wakerly, PrenticeHall, 2006.
▶ DigitalDesign PRINCIPLS&PRACTICES, J.F.Wakerly, PrenticeHall, 2002. 1. Synopsis of project
1.1 Objective
1.2 Operational principle of signal light
1.3 Composition method of signal light
2. Analysis and plan of Source Code
2.1 Comp
|
|
|
project 내에서 여러 개의 file을 만들어 사용하는데 main project의 이름과 같은 file이 main file이 되어 이 main file 에 대해서만 waveform을 비롯한 결과들이 simulation된다는 것을 이해했다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, S
|
|
메뉴펼치기
