|
전압을 증명한다.
DISCUSSION
·TTL은 5Vdc와 공급 전압으로 ground를 사용한다.
·CMOS 공급 전압은 5, 10, 15Vdc이다.
·CMOS 입력, 출력 level은 공급 전압사이이다. (VDD와 VSS)
·VIL과 VIH 사이 전압에서 gate output은 state로 변한다.
·TTL level은 VIL = 0.8Vdc와 VIH = 2.0
|
|
|
OR gate의 연산 결정
DISCUSSION
OR gate의 출력은 어떤 입력이 high일 때 high이다.
NOR gate의 출력은 어떤 입력이 high일 때 low이다.
high input은 OR 또는 NOR gate에서 불가능할 것이다.
low input은 OR 또는 NOR gate에서 가능할 것이다.
OR/NOR gate 출력은 서로 보완
|
|
|
출력은 25KHz이다.
. JK flip-flop에서 J와 K input은 항상 보수이다.
. D-type flip-flop으로서 JK flip-flop을 형성하기 위해 J input은 반대로 되고 K input에 연결된다.
. JK flip-flop이 D-type flip-flop으로 형성될 때 Q output은 J input의 logic state와 같다. Q-not output은 J의
|
|
|
(b)
4. 참고 자료
Digital Principles and Application, Leach/Malvino (Mcgrow Hill) 59-63page
디지털 논리와 설계, 유황빈 (정익사) 140-147page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 11-45page 1. 논리작용의 기초
2. 부울 대수와 논리시의 간략화
|
|
|
구성하였다.
위 회로를 따라가기 보다 FSM 설계를 따라가서 카르노맵을 만들면 된다. 1. 동기 및 목적
2. 사용한 부품
3. 블록 다이어그램과 플로우 차트
4. 회로도
5. 관련이론
6. 시뮬레이션 및 실험결과 분석
7. 실험 사진(PCB기판)
|
|
|
실험 1.
A = 0, B = 0일 때
A = 0, B = 1일 때
A = 1, B = 0일 때
A = 1, B = 1일 때
실험 2.
A = 0, B = 0, C = 0 and A = 0, B = 1, C = 1 일 때
보다시피 출력 값에 지연현상이 일어나서 입력 된 후 바로 출력되지 않고 나중에 출력되는 걸 볼 수 있다. 여기서는 0,1,1 일
|
|
|
EXPERIMENT 1 Basic Gates
1. 실험 목적
⑴ AND, OR, NOT, NAND, NOR, XOR 게이트를 이용하여 각각의 입력 값을 넣었을 때, 출력되는 값이 어떻게 달라지는지 실습한다.
⑵ AND, OR, NOT 게이트를 서로 범용하여 연결하면 어떤 결과가 얻어지는지 실험을 통하여
|
|
|
올라가거나 내려가거나를 반복하는 동작을 한다. 동기식이므로 클락 펄스를 가해져서 에지 트리거 일 때 상태가 변하도록 하였고 10진수로 표현했을 때 0부터 15까지 변화하는 것을 볼 수 있었다. ◈ 실험 결과 및 검토
◈ 나의 고찰
|
|
|
주파수가 높다. 동기식 카운터는 그림 8-1과 같이 인에이블(EN) 입력을 갖는 T 플립플롭으로 구성할 수 있다. 이 플립플롭의 출력은 EN이 유효할 때만 T의 상승에지에서 반전된다. 1. 목적
2. 이론
3. 예비보고
4. 실험 기기 및 부품
5. 실험
|
|
|
회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(5) 4-비트 가산기 회로를 위의 전가산기 회로를
|
|
메뉴펼치기
