|
디지털 논리와 설계, 정익사
황희융 / 디지탈 논리와 컴퓨터 설계, 동일출판사, 1985 Ⅰ. 개요
Ⅱ. 레지스트리의 의미
Ⅲ. 레지스트리의 구조
1. HKEY_CLASSES_ROOT
2. HKEY_CURRENT_USER
3. HKEY_LOCAL_MACHINE
4. HKEY_USERS
5. HKEY_CURRENT_CONFIG
6. HKEY_DYN_DATA
|
|
|
Bn
Cn-1
Sn
Cn
7. 7448을 이용하여 2진수를 10진수로 표시하는 회로를 구성하시오.
8. 본과를 실험하면서 나름대로 배운점을 쓰시오.
재밌는 실험이었다. 학술제 준비를 하는 과정에서 필요한 부분이었다. 많은 도움이 되어 기분이 좋았다. 특히 7-세
|
|
|
회로 테스트벤치(simvision)
module TestBanch_Vending_Machine();
reg t_Clock, t_Cancel,t_Selectbit;
reg [1:0]t_In;
wire t_Change, t_Control;
wire [1:0]t_Out;
Vending_Machine M0 (t_Clock, t_Cancel,t_Selectbit,t_In, t_Change, t_Control, t_Out);
initial
begin
$shm_open(\"TestBanch_Vending_Machine.db\");
|
|
|
회로는 3개의 XOR 게이트를 연결하여 구성하였다.
입력이 모두 5V일 때, 출력은 0V를 나타냈고, 그 외에 입력이 모두 0V일 때, 0V와 5V가 같이 입력되는 모든 경우 출력은 5V를 나타냈다.
결과값
이론값
검토에서 알 수 있듯이 이론으로 배운 각 각
|
|
|
회로도 및 결과
실험 1)
시뮬레이션 결과
- 아무것도 나타나지 않는다.
- 74LS47의 4번 핀과 5번 핀이 VCC에 연결되어 있지 않고, 독립적으로 연결되어 있기 때문이라고 예측한다. 정확한 실험 결과는 실험 수업 때 확인해 볼 예정이다.
실험 2)
※ RU
|
|
|
0
0
1
1
0
0
0
0
그림1에서 보듯이 출력은 부호 와 함께 a,b,c,d,e,f,g,만을 사용하여 a에대한 k-map 을 구하여 sop를 구하고 회로를 구현하려하였지만 그런 방법으로는 출력을 뽑아내지 못한다는 것을 알았고 output에 합을 이진수로 나타내는 y2,y1,y0를 추
|
|
|
회로나 소자를 보호하기 위해 증착된다. 증착을 위한 사용방법에서 요구되는 박막은 다음에 재검토 된다.
이베포레이션
이베포레이션은 박막증착의 오래되고 좀 더 직접적인 방법 중의 하나이다. 증발된 물질은 진공챔버안에서 저항가열 소
|
|
|
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913 1. 제목
2. 개요
3. 이론
4. 설계과정
5. VHDL Code
6. 결과 및 분석
7. 토의사항
8. 참고문헌
|
|
|
회로의 동작을 확인해보는 가장 중요한 실험에서 실수가 있어서 약간의 아쉬움이 남는다. 그렇지만 파형이나 회로의 동작으로 보았을 때, 실험의 75% 정도의 성공은 얻어냈다고 생각된다. 무엇보다도 계획서에서 준비한 대로 파형이 잘 나와
|
|
|
회로를 말합니다. 플립플롭에 전류가 부가되면, 현재의 반대 상태로 변하며 (0 에서 1 로, 또는 1 에서 0 으로), 그 상태를 계속 유지하므로 한 비트의 정보를 저장할 수 있는 능력을 가지고 있습니다. 여러 개의 트랜지스터로 만들어지며, SRAM이
|
|
메뉴펼치기
