|
Boolean Algebra Logic Gate Karnaugh Map
부울 대수(Boolean Algebra)
■ 1854년에 George Boole이 기본적인 원리를 주창
■ 2 진 변수와 논리 동작을 취급하는 함수
■ 변수는 ‘0’과 ‘1’의 두 값 중에 하나를 가지며 변수 이름은 영문자로 표시
|
|
|
회로
1. 실험 목적
- 레지스터의 구조와 동작원리를 이해합니다.
2. 소요 계측기 및 부품
- DC power supply, 오실로스코프, 7404, 7476 2개
3. 실험 과정
- 7476과 7404 IC 핀 배치도를 참조하여 시프트 레지스터 회로를 구성합니다. 여기서 7476은 2개 7404는 1
|
|
|
+AC prime D
5) 주어진 함수의 논리회로를 구성하여 그리고, 카르노 맵을 사용하여 간략화시킨후, AND-OR와 OR-AND 로 각각의 동일한 출력을 갖는 회로를 구성하여라.
f(A,B,C,D)= SUM (0,4,8,9,10,11,12)
f(A,B,C,D)=
SUM (0,4,8,9,10,11,12)
f(A,B,C,D)=
PI (0,4,8,9,10,11,12)
CD
AB
|
|
|
1. 실험목적
가. 반가산기와 전가산기의 원리를 이해한다.
나. 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의
|
|
|
논리회로 설계
▶ A1, B1, A0, B0의 input과 BR1, D1, D0, BR0의 output GATE와 NOT, AND, OR, XOR게이트를 이용하여 논리도를 만들고, Compile을 한다.
3) 결과 분석
▶ Simulation 한 결과
input
output
A1
A0
B1
B0
BR1
D1
D0
BR0
0
0
0
1
1
1
1
1
0
1
0
1
0
0
0
0
0
1
1
1
1
1
0
0
1
0
1
0
0
0
0
0
1
|
|
|
☞A\'(BD\'E\'+BC\'E+BCE)
☞Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
회로도 구현
Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
X = A\'BC(D+E)Z\'
Y = ABE(C+D)Z\' ◉8-N 설계 과제
◉진리표
◉진리표를 이용해서 구한 Z에 대한 K-map
◉회로도 구현
|
|
|
회로
예측 : SUB입력이 0일 때와 1일 때가 달라진다. 0일 때는 가산기, 1일 때는 감산기다. 입력 A4,A3,A2,A1과 B4,B3,B2,B1을 입력하면 가산기일 때는(SUB가 0일 때) 2진수를 더해준다. 거기서 올림이 발생하면 C4 LED가 켜진다. 감산기일 때는(SUB가 1일 때)
|
|
|
논리식을 간략화 하여 직접 결과를 구한 다음 부울대수로 간략화 한 식과 카르노도로 간략화 한 식을 비교해 본 뒤 실제로 해당 논리식을 논리 게이트와 브레드 보드를 이용해 설계하고 입력신호 1을 5V라 가정한 뒤 신호를 달리해가며 측정값
|
|
|
회로도
왼쪽
A=입력X
B=입력 Y
오른쪽
C=DRINK
D=ChangeA (10원반환)
E=ChangeB (20원반환)
F=ChangeC (30원반환)
G=ChangeD (40원반환)
11.검증
(정확하게 분석하지 못한 점이 아쉽습니다.)
12.자체 평가 및 향후 반영할 사항 기술
카르노 맵을 변수 5개를 이용하
|
|
|
디지털 신호와 아날로그 신호가 같아질 수는 없다. 그것은 아날로그 신호를 아무리 잘게 쪼개더라도 그 간격을 무한대로 줄일 수는 없기 때문이다. 즉 Nyquist의 샘플링 이론에 따르면 샘플링 주파수는 아날로그 신호의 최대주파수 성분의 두
|
|
메뉴펼치기
