|
논리식을 나타내고, X와 Y의 두 회로가 서로 같음을 증명하여라.
X, Y의 논리식이 동일하므로 서로 같은 회로임. 제목 : 부울대수와 드모르간의 정리
1. 그림1과 같은 회로를 각각 결선하고 입력 변화에 따른 출력 X, Y, Z 의 값을
측
|
|
|
mealy;
architecture Behavioral of counter_mealy is
type st_mealy is( a, b, c, d, e, f, g, h, i, j ,k ,l ,m ,n, o, p);
signal state : st_mealy;
signal s_input : std_logic;
begin
process(m_reset,m_clk)
begin
if m_reset = \'1\' then
s_input <= \'0\';
elsif rising_edge(m_clk) then
s_input <= m_inp
|
|
|
출력 값, 즉 부울함수로 표현된 출력함수. 입력방정식 즉 조합논리회로의 출력은 외부입력과 플립플롭의 현재상태에 의해 결정되어 지는 값이다. 결국 입력 방정식을 구하기 위해서는 현재상태에서 다음상태로의 변화를 야기하는 입력 조건
|
|
|
d의 변화를 주안점으로 살펴보아야 했다. en이 0인 경우에는 x값이 “000”이고 en이 1인 경우에 한해서 d의 자릿수에 해당되는 2진수가 x로 출력되었다. encoder 입출력 테이블과 동일한 결과를 보였으므로 정상이다. 1. 실험 내용
2. 실험 결과
|
|
|
회로인 것을 확인 할 수 있었다.
실험에 대한 고찰
이번 실험은 Logic gate의 멀티플렉서와 디멀티플렉서를 구성할 수 있고, 실험의 결과들로 멀티플렉서와 디멀티플렉서의 원리를 이해하고 동작을 확인해 보는 것이었다. 멀티플렉서는 복수개
|
|
|
실험을 통해 알아보았고, 앞으로 논리회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과
|
|
|
디지털 시스템의 장점
① 편리성: 데이터가 숫자로 입 · 출력
② 융통성: 실행순서의 조정이 가능
③ 단순성: 시스템 설계가 단순
④ 안정성: 0과 1로 유지되므로 높은 안정성
⑤ 견고성: 잡음 등에 강함
⑥ 정확성: 논리적인 처리로 정확
|
|
|
표현됨
N = (an-1 an-2…a0 ․ a-1a-2…a-m)r
= an-1rn-1 + an-2rn-2 + … a0r0 + a-1r-1 + a-2r-2 + … a-mr-m
= 23page시그마기호 akrk(0≤ak<r) 제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
|
|
|
|
제2장 데이터 표현 제3장 부울대수와 논리게이트 제4장 부울함수의 간소화 및 구현 제5장 조합논리회로 - 주관식출제예상문제 - 총20페이지/교재 2장~5장 핵심체크+출제예상문제
|
|
|
N = (an-1 an-2…a0 ? a-1a-2…a-m)r = an-1rn-1 + an-2rn-2 + … a0r0 + a-1r-1 + a-2r-2 + … a-mr-m = 23page시그마기호 akrk(0≤ak 제2장 데이터 표현 제3장 부울대수와 논리게이트 제4장 부울함수의 간소화 및 구현 제5장 조합논리회로 - 출제예상문제 및 해설
|
|
메뉴펼치기
