|
논리 1은 1K 의 직렬저항을 통해 연결하고, 논리 0은 접지에 직접 연결한다.
(출력전압 측정에는 디지털 멀티미터를 사용한다.)
2. 옆 그림과 같이 회로를 구성한다.
2번 핀에는 펄스발생기로부터의 TTL 펄스를 연결하고 주파수를 1KHz 로 설정하
|
|
|
회로를 축소가능)
⑥ 각 카운터 Symbol을 연결하여 최종회로를 구현하고
compiler 와 simulator를 통해 카운터작동을 확인 한다.
( Group 기능 사용시 편리 )
① T-F/F 리셋 단자가 있는 symbol을 생성
② 초, 분을 표현하기 위해 10진 카운터를 설계한다.
|
|
|
회로를 만드는 것만 해도 중간에 실수를 하여서 출력 파형이 잘못 나오는 경우도 생기는데 어떻게 설계를 하는 것인지 궁금하기도 하다.
결과 및 토론
이번 실험은 OR, XOR게이트를 만드는 것과 펄스 파형을 이용해 OR, XOR의 논리게이트를 테스
|
|
|
Digital Principles and Application, Leach/Malvino (Mcgrow Hill) 59-63page
디지털 논리와 설계, 유황빈 (정익사) 140-147page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 11-45page 논리작용의 기초
1. 목적
2. 참고 사항
3. 참고 자료
부울 대수와
|
|
|
공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동작
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 600-607page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 149-152page 1. De Morgan의 정리
2. TTL NAND/NOR게이트의 정의와 동작
|
|
|
회로를 만들어야 한다는 압박도 가해져 왔다. -_-;
2. 실험의 결과값은 정확히 출력되었는가?
예상값과 같게 출력 되었다.
3. AND 게이트나 OR 게이트의 출력에 MOT 게이트를 연결하면 어떤 결과가 얻어질까?
아마도 반대되는 결과를 가져 올 것이
|
|
|
3. 설계 실습 계획서
(1) 전가산기에 대한 진리표를 작성하여라.
- 먼저 가산기에 대해서 알아보자. 가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되
|
|
|
디지털 시스템의 전형적인 클럭 파형으로 반드시 대칭이 아니라도 된다. 클럭 파형의 한 주기를 클럭 사이클 시간이라고 하며, 모든 논리소자들은 한 클럭 사이클보다 적은 시간내에 상태전이를 마쳐야 한다. 대부분의 디지털 회로들은 시스
|
|
|
(공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
|
회로를 구성하고 있는지 입력시 어떤 결과가 나오는지에 대해서도 궁금함을 가지게 되었다.
<문제>
2. 정논리 (Positive Logic)과 부논리 (Negative Logic)에 대해 기술하여라.
① 정논리 : 디지털에서 1과 0으로 나타내는 5V와 0V의 두 전압을 비교시
|
|
메뉴펼치기
