|
게이트의 결선형 논리(wired Logic)회로이다. 입력변화에 EK른 출력 X와 Y의 값을 측정하라.
그림3-11 개방 컬렉터 TTL NAND 게이트 결선회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜
|
|
|
(공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의 데이터시트 자료)
3. Datasheet 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
|
회로를 인버터(NOT)로 활용하기
◎ NAND 게이트회로를 AND 게이트로 사용 하고자 할 때
◎ NAND 게이트회로를 OR 게이트로 사용 하고자 할 때
◎ 입력 부(“0”)논리의 NAND
5. NOT gate 회로(인버터 : Inverter)
6. NOR(NOT + OR)게이트 회로
7. LOGIC 테스
|
|
|
디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트
http://user.chollian.net/%7Ewow7/electro/basciff/basciff.htm
http://user.chollian.net/%7Ewow7/electro/RSFF/RSFF.htm
http://www.ups.pe.kr/flipflop.html
http://princess.kongju.ac.kr:8080/DigitalMain/dvlec/textbook/chap
|
|
|
결정하는데 오차의 이 두가지 원천을 분리하는 것이 가장 쉬운 것이다. 만약 모든 부품들이 적절하게 작동되고 있다면, 디지털 오차의 원인은 단순히 시스템의 resolution에 의해서만 결정된다. 1. 실험목적
2. 실험이론
3. 예비보고서
|
|
|
무렵에 다시 상승했다. 실험 과정
(1) 부품 가져오기
(2) 선그리기
(3) 파라미터 설정하기
(4) 시뮬레이션 조건 설정하기
(5) Marker 설정하기
(6) 실행하기
서론
1. 실험목표
2. 실험목적
3. 학습내용
(7) 연습문제
|
|
|
게이트
(3) OR 게이트
3) 브레드보드 원리
4) Karnauh MAP
3. 4-입력 7-Segment 표시 설계
- p.9
1) 설계주제 및 스펙
(1) 설계주제
(2) 스펙
2) 진리표
3) 카르노맵
4) 쿼터스를 이용한 회로도 작성
5) 쿼터스
|
|
|
실험에 대한 고찰 >
이번 실험에서는 처음으로 FPGA 킷을 사용하여 디지털 시계를 설계하였다. 여태까지 했던 실습들은 vhdl코딩만 하고 자일링스 프로그램만 돌리면 끝이었는데 이번 실습부터는 실제 킷을 사용하여 결과물을 킷에 출력도 해
|
|
|
회로
(6) 그림4-9의 회로를 결선하고 입력 W, X, Y, Z의 변화에 따른 출력 F값을 측정하라.
그림4-9 간략화 회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.29 ~ p.38
|
|
|
게이트 회로 결선하라.
그림1-6 OR 게이트 회로 결선
(3) NOT 게이트
- 그림1-7과 같은 NOT 게이트 회로 결선하라.
그림1-7 NOT 게이트 회로 결선
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기
|
|
메뉴펼치기
