|
실험회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.105 ~ p.114
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.302 ~ p.306 1. 목적
2. 이론
3. 사
|
|
|
디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.79 ~ p.92
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.462~ p.473
④ http://blog.naver.com/ssss04?Redirect=Log&logNo=60012219654
⑤ http://cafe.naver.com/radioinfo.cafe?iframe_url=/ArticleRead.nhn%3Farticleid=78 1.
|
|
|
gate의 결과값의 반대였다. XOR gate는 생소한데, 이는 이름이 exclusive or으로 입력된 두 값이 0이든, 1이든 상관 없이 서로 다를 때는 0, 같으면 1을 출력하는 gate였다.
모든 gate들의 역할을 실험을 통해 알아보았고, 앞으로 논리회로를 이용한 회로
|
|
|
연결해 두어야 한다.
※참고문헌
1. TTL응용실무 // Don Lancaster // 한국과학원
2. 디지털시스템 // Tokheim // 싸이텍미디어 ◎TTL의 기본개념
◎TTL의 종류와 특성
◎propagation delay(전파지연)
◎fan-out(출력분기수)
◎입력핀수
◎사용 시 유의점
|
|
|
2주차
3주차
설계목표 및 관련이론습득
자료수집 & 회로도 작성
예비 제안서 작성 & 발표
부품구입 및 회로도 설계
결과 측정 및 분석
최종 보고서 작성 목차
1. 설 계 목 표
2. 회 로 도
3. 설계결과
4.TROUBLE SHOOTING
5.사용부품& 내역
6.스케
|
|
|
회로들은 비선형 발진기 또는 함수 발생기(Function generator)라 불리며 주파수 선택 회로망을 사용하지 않고 주로 쌍안정(bistable), 비안정(astable), 단안정(monostable) multi vibrator 회로를 사용한다. 각 multi vibrator는 op amp와 comparator 또는 digital logic gate
|
|
|
때의 차이를 구별하면서 기능표를 확인할 수 있었다. 1. 목적
2. 이론
가. 반가산기(Half Adder)
나. 전가산기(Full Adder)
다. 산술논리 연산장치(Arithmetic and Logic Unit, ALU)
라. 7-세그먼트 디코더 (7-Segment Decoder)
3. 예비보고
|
|
|
실험을 해보았는데, 선택선 S[0], S[1]의 번호가 순서가 다른지 반대의 결과가 나왔다. 번호를 살짝 바꾸어 다시 실험해보니 제대로 나왔다. 무엇보다 이런 방식으로 우리가 코딩한 프로그램이 기기로서 구현이 된다는 사실을 확인한 것이 큰 소
|
|
|
논리회로의 간략화
D1
D2
C2
Y2
Y1
AND, OR, XOR, PASS가 가능한 연산회로
C1
● 모의 실험
De Morgan 제 1정리
회로 구성
결과 화면
De Morgan 제 2정리
회로 구성
결과 화면
■ 후 기
4장을 공부하면서 드모르간의 정리와 부울 대수의 법칙 그리고 카르노 맵에
|
|
|
1.Definition of VHDL
2.What & Why HDL?
3.HDL의 종류
4.VHDL’s History
5.Benefits of VHDL
6.Design Automation
7.디지털 논리회로의 설계환경 변천
8.Design Flow
개발환경의 이해 및 실습 - 강의순서
1.Design Entry
2.Project Compilation
3.Project Simulation
4.Device Programming
|
|
메뉴펼치기
