• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 13건

Design (1) 설계 단계 1-1) 32-bit ALU 1-2) Booth’s Algorithm 곱셈기 (2) 단계별 구현 2-1) Adder, AND, OR 2-2) Adder, And, OR, Subtraction, Less 2-3) MSB ALU 2-4) 32-bit ALU 2-5) Booth’s Algorithm 곱셈기 (3) MIPS Object Code를 통한 ALU Test (4) 1-bit
  • 페이지 30페이지
  • 가격 3,000원
  • 등록일 2009.05.10
  • 파일종류 압축파일
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
Design With 8 to 1 MUX A. 8 to 1 MUX B. Truth Table C. Graphical Symbol D. VHDL Capture E. RTL Viewer Capture F. Simulation Capture G. Discussion Ⅲ. Design With 4 to 16 Decoder A. 4 to 16 Decoder B. Truth Table C. Graphical Symbol D. VHDL Capture E. RTL Viewer Capture F. Simulation C
  • 페이지 28페이지
  • 가격 2,000원
  • 등록일 2020.11.23
  • 파일종류 아크로벳(pdf)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
 3.1 Combinational Networks and Switching Algebra 3.2 Logic Circuits 3.3 Registers and Their Applications 3.4 Programmable Arrays 3.5 Arithmetic Logic Units 3.6 Programmable Logic Logic Elements 79.1 IC Logic Family Operation and Characteristics 79.2 Logic Gates (IC) 79
  • 페이지 9페이지
  • 가격 2,300원
  • 등록일 2014.04.06
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
design Project #2 2.Implement a JK Flip Flop using a D Flip Flop and other combinational logics. 작동 회로도 시뮬레이션 [= 0 0 일 경우] [= 0 1 일 경우] Digital system design Project #2 [= 1 0 일 경우] [= 1 1 일 경우] 시뮬레이션 실행 결과 00,11일때는 Output이 유지되었고 01일
  • 페이지 15페이지
  • 가격 2,800원
  • 등록일 2014.06.21
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
Contemporary Logic Design 2판 솔루션 입니다. Katz 저 2009. 1. 1 챕터 2 ~ 8장 
  • 페이지 7페이지
  • 가격 2,000원
  • 등록일 2010.04.22
  • 파일종류 압축파일
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
simulation 프로그램의 활용은 필수적이다. 7.참고문헌 (1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005 (2) http://210.99.156.1/home/shkim/chart1-1-2a.htm 1. 제목 2. 개요 3. 이론 4. VHDL Code 5. 결과 및 분석 6. 토의사항 7. 참고문헌
  • 페이지 6페이지
  • 가격 1,800원
  • 등록일 2013.08.07
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
Arithmetic logic unit)을 설계해보고, 합성 툴을 이용한 합성을 통하여 설계된 ALU가 정상적으로 동작하는지 여부를 확인해보는 것 이였습니다. 전반적인 Code에 조건문으로 IF문을 많이 사용하였고, 각 블록 단위로 코딩을 실시하여 디버깅이 쉽게
  • 페이지 9페이지
  • 가격 2,300원
  • 등록일 2012.06.13
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
B1, B2, B3 3개의 Binary code input을 G1, G2, G3 3개의 Output이 나오도록 설계한다. 이때 3개의 값은 Gray code Output이다. POS, SOP를 이용하여 설계하여보고, Karnough map을 이용하여 최적의 Logic Network를 구현한다. 그리고 이 설계를 이용하여 VHDL로 Coding하고 결
  • 페이지 9페이지
  • 가격 1,000원
  • 등록일 2010.01.24
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
adder; ARCHITECTURE Behave OF adder IS BEGIN s <= (NOT a AND((NOT b AND c)OR(b AND NOT c)))OR(a AND NOT(((NOT b AND c)OR(b AND NOT c)))); cout <= (a AND b)OR(b AND c)OR(a AND c); END Behave; Project #1 Gray Code Converter 1. 개요 2. 이론 3. 설계 4. 결과분석 5.
  • 페이지 4페이지
  • 가격 800원
  • 등록일 2010.01.24
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
Joint Photographic Coding Experts Group MPEG의 기본 기술 JPEG : 부호화영상품질의 주관적 평가실험 기본 방식 : ADCT(Adaptive Discrete Cosine Transform) 확장 방식 : 산술부호화(Arithmetic Coding) JPEG 방식의 정식 명칭 “Digital Compression and Coding of Continuous Tone Still
  • 페이지 57페이지
  • 가격 3,000원
  • 등록일 2007.01.08
  • 파일종류 피피티(ppt)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
이전 1 2 다음
top