|
Coupling 으로 설정하여야 출력을 확인할 수 있습니다
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :50us 1. 실험 목적
2. 관련 이론
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
1
1
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
BA
DC
00
01
11
10
00
0
0
1
0
01
0
0
0
1
11
X
X
X
X
10
0
1
X
X
그림 8-6 3으로 나누어 떨어지는 BCD수에 대한 Karnaugh맵
맵으로부터 읽은 최소 SOP : X=AD+ABC+ABC
AD
ABC
ABC
회로도
표 8-5의 실험결과
3 =
|
|
|
. 이러한 문제를 해결하기 위해 출력을 반전시켜 X가 LOW 논리 레벨로 LED를 켜도록 사용된다. 그림 8-5의 회로는 실험순서 3에서 나온 표현식을 구현한다. 하지만 출력은 전류를 공급하기보다는 수요하도록 반전되어 있다.
5. 그림 8-5의 회로는
|
|
|
회로망에서 임의의 교차점에 흘러 들어가는 모든 전류와 나가는 모든 전류의 합은 0이다’ 라는 점을 만족하는지 실험으로 확인하여 본다.
나. 키르히호프의 전압의 법칙
직렬회로를 구성한다. 각 저항의 양단에 걸리는 전압을 측정한다. 키
|
|
|
회로상의 다른 어떤 치명적인 문제가 있다하기 보다는, 오차를 내는 주범들이 있기 때문일 것이라 생각한다. 모든 실험을 하다 보면 오차가 항상 생기게 되기 마련이다. 이론값과 측정값이 같다는 것은 아주 드문 일이고, 실험이 잘 되어서라
|
|
|
이상적인 부품일 때의 계산이고 직접 멀티테스터로 측정시의 부품은 약간의 저항이 존재(예를 들면 전선)하기 때문이다.
그림 7-9와 같은 회로에서 전압에 대한 루프 방정식을 세우고 각 저항 10㏀, 6.8㏀에 흐르는 전류를 계산하여라.
각 페루
|
|
|
데브난의 정리(Thevenin’s Theorem)와 노튼의 정리(Norton’s Theorem)를 이해하고, 잡한 회로를 단순화시키는 두 정리를 실험적으로 확인함으로써 복잡한 회로에 대한 분석 능력을 키운다.
임의의 회로에서 데브난(Thevenin)의 등가회로를 이용한 계산
|
|
|
회로의 전위차를 측정할 수 있기 때문에 센서와 같은 계측
회로에 사용된다.
- 인터페이스 되는 신호원의 출력 사양과 수신측의 입력 사양을 명확히 정의 해야한다.
- 아날로그 집적회로에서 가장 폭넓게 사용되는 회로 블록이다.
- 두 입력
|
|
|
회로에 흐르는 전체 전류를 계산하여 표에 기록한다.
주파수 [㎐]
VR [v]
VLC [v]
전체전류
I [A]
fR - 6000
fR - 5000
fR - 4000
fR - 3000
fR - 2000
fR - 1000
fR - 500
fR
fR + 500
fR + 1000
fR + 2000
fR + 3000
fR + 4000
fR + 5000
fR + 6000
4. 참고문헌
-최신기초전기전자실험 (김지
|
|
|
회로를 실제로 구성한 사진이다. 소자와 점프선을 적당히 잘라서 빵판에 밀착시키도록 하여 안전성, 견고성, 경제성, 아름다움 등의 면에서 우수하게 구성하였다.
5. 실험 및 분석 결과 에로사항, 특이점 및 본인의 느낌
지금 기초전자물리학
|
|
메뉴펼치기
