|
회로를 실습할 수 있었던 실험이었다. 지난주 첫실험에서는 장비사용도 미숙하고, 배경지식도 부족해 시간이 오래 걸렸었는데, 이번주 실험은 장비사용과, 실험과정이 모두 능숙해서 30분 일찍 마칠 수 있었다. 결과 레포트를 쓰면서 피스파
|
|
|
정류회로를 Spice로 구성하고 입력 주기함수가 8V, 60Hz에 대해 DC 출력 전압을 구하시오. 예상한 결과를 얻는지 검토하시오.
=>
시뮬레이션의 결과 로,
약 1.1V의 오차가 발생하였다. 1. 실험 목적
2. 이론
3. 실험기기 및 부품
4. 예비실험
|
|
|
비교하여 보다 작게 측정되었다.
또한 세 번째 실험에서는 이상적인값은 0이지만 실제로는 0에 가깝지만 0이 되지는 않았다. 회로이론 실험 보고서 : 차동 증폭기
■ 실험목적
■ 실험재료
■ 이론요약
■ 실험과정
■ 실험결과
|
|
|
회로구성
상대적으로 복잡
상대적으로 간단
특징
증폭현상이 수반되므로 결과물의
크기를 키울 수 있으나, 발진과 같은 추가적인 문제점도 해결해야 한다.
전원없이 쉽게 구성이 가능하지만,
손실로 인해 출력이 작아서 큰 LO 전력 또는 buffe
|
|
|
회로를 나타내었다. 용량 성분은 pF 값을 갖기 때문에 저주파에서는 큰 영향을 주지 않는다.
P S P I C E
저주파 증폭회로 시뮬레이션
저주파 증폭회로 시뮬레이션 결과
시뮬레이션 결과는 책에 있는 입력결합커패시터 회로와 주파수 응답에
|
|
|
컬렉터 DC전압과 출력 컬렉터 DC전류로 결정된다. 이와 같은 동작점은 몇 가지 바이어스 방법에 의해 구할 수 있다. 고정 바이어스, 이미터 바이어스, 전압 분배 바이어스, 컬렉터 피드백 바이어스 등이 그것이다.
고정 bias 회로 설계
*계산 방
|
|
|
회로를 나타낸다. [그림 6(b)]
(a) (b)
[그림 6] CMRR를 크게 하기 위한 정전류원 회로
3. 참고 자료
전자공학 (이수원, 구기준, 임영근, 이영노 공저) - 학문당; 341-350p.
전자공학의 기초 (이영근 저) - 광림사; 601-620p. 1. 목적
2. 참고 사항
3. 참
|
|
|
회로 4 : 연산증폭기의 슬루율 측정
- 모의실험 결과 그래프 및 표 :
슬루율 S
시뮬레이션 값
2.011
9.091us
0.22
데이터 시트에 제시된 슬루율 : 0.5
시뮬레이션 측정 슬루율 : 0.22
■ 모의실험회로 5 : 연산증폭기의 공통모드 제거비 측정
- 모의실험
|
|
|
결과를 이용하여 증폭기의 대역폭 을 계산하라.
7. 위의 실험결과를 이용하여 증폭기의 주파수 응답 특성을 주파수는 로그 스케일로, 크기 값은 데시벨로 그려 보라.
3.5 실험분석
1. 회로구성
(커패시터 결합 공통 소스 증폭기 회로를 구성한
|
|
|
회로 1 : 연산증폭기의 A/D 변환기 회로
- 모의실험 결과 그래프 및 표 :
1) 정현파 입력
XSC1XSC2
2. 삼각파 입력
XSC1XSC2
■ 모의실험회로 2 :
- 모의실험 결과 그래프 및 표 :
D3
D2
D1
D0
0
0
0
0
5.349mV
0
0
0
1
-1.370V
0
0
1
0
-2.743V
0
0
1
1
-4.120V
0
1
0
0
-5.495V
0
1
0
|
|
메뉴펼치기
