|
결과 캐패시터값을 크게 증가함으로써 생기는 단점도 몇가지 있었는데, 캐패시터의 값이 커지는 만큼 충전주기(T)도 증가하게 됨으로써 실험을 하는데 어려움이 생기고, 또 다른 점으로는 처음으로 회로에 전압을 인가할 경우 Short상태인 캐
|
|
|
회로를 구성하였다. 회로 분석에 앞서서 우리가 사용한 변압기의 특성을 알아보도록 하겠다. 우리가 상용전원으로부터 인가받은 1차측 전원은 220Vrms, 220Vrms*1.414=311.08Vpk 값이 걸리게 된다. 이때 실험을 통해 확인한 결과 2차측에 넘어오는 전압
|
|
|
회로가 되고 Loading effect가 발생하지 않게 되어 발생할 수 있는 최대 전압이득을 유도할 수 있다. 위에서도 실험을 통해 분석해 본 것과 같이 RL값이 더 커지게 되면 컬렉터 저항의 합성저항은 커지게 되므로 전체 전압이득(Av)는 증가하게 된다.
|
|
|
결과적으로 OA와 OB의 출력파형은 서로 180˚의 위상차가 존재하게 된다.
3. 그림 15-1의 회로에서 부하저항 RL2가 제거된다면 Vout1은?
(a) 눈에 뛰게 증가한다. (b) 눈에 뛰게 감소한다. (c) 그대로이다.
⇒ 회로에서 부하저항(RL2)가 제거하여 Vout1(OA)을
|
|
|
(d) 30V
⇒ 관측된 파형에서도 볼 수 있듯이 회로에서 ±15V의 전원을 사용하게 되면 최대 가능한 출력전압 스윙은 대략 10.81V인 15V가 됨을 알 수 있다.
2. 그림 27-1의 회로에서 계단입력에 대한 출력전압의 최대시간변화율을 무엇이라고 하는가?
(a
|
|
|
결과적으로 Av값이 증가하게 된다.
4. 그림 16-1의 회로에서 VE는 대략 얼마인가?
(a) -9V (b) 0V (c) -0.7V (d) +0.7V
⇒ 회로에서 이미터전압(VE)값은 VB-0.7V로 구할 수 있으므로 다음과 같은 식이 성립된다.
VE=VB-0.7V=0V-0.7V=-0.7V
5. 다음 중 공통베이스 증폭
|
|
|
실험 및 PSFICE 시뮬레이션 값과 다른 것을 보아 계산을 틀린 것 같다. MATLAB을 통해 그래프를 그린 그림에서 상한 주파수 이후에서 약간 빈 구간이 있는데 그 구간을 좀 더 측정했다면 더 정확한 결과를 얻을 수 있었을 것이다.
3. 결론
이번 실험
|
|
|
거 실험결과표 (+15V ~ -15V)
입력전압[V]
-15
-12
-9
-6
-3
0
3
6
9
12
15
출력전압[V]
28
25
22
19.2
16
13.8
11.4
8.6
5.8
2.6
1.4
|그림 20-25| -15V에서 +15V로 변할 때 슈미트 트리거의 입출력파형
|그림 20-25| +15V에서 -15V로 변할 때 슈미트 트리거의 입출력파형
|
|
|
-4V에서 점점 내려가보면서 실험을 하였는데 -2V까지 제대로 작동하고 그 이하로 주게되면 작동이 되지 않았다.
아마도 OP-Amp의 오차로 인해 OP-Amp의 마이너스 전압을 -2V이상으로 주어야 실험결과가 제대로 나왔다는 것을 알게되었다.
|
|
|
회로법칙의 확인과 계측기의 이해
(사전보고서 결과보고서)
회로망 주파수 특성
(사전보고서 결과보고서)
선형 연산 증폭기 능동필터 회로
(사전보고서 결과보고서)
연산증폭기 기초
(사전보고서 결과보고서)
다이오드 특성
(사전보고
|
|
메뉴펼치기
