|
논리 게이트
논리 게이트
논리 게이트
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력
|
|
|
산기를 구성하여 실험하고 진리표를 작성하라.
C
0
0
0
1
0
1
0
0
1
1
1
1
0
1
1
0
1
0
1
1
0
1
0
1
1
1
0
1
1
1
1
1
0
1
1
⇒ 조교님께서 실험을 하지 말라고 하셨습니다.
고찰
이번 실험은 반가산기와 전가산기의 원리를 이해하고, 가산기를 이용한 논리회로 구
|
|
|
산기와 전감산기를 이해한다.
1) 논리회로 설계
▶ A1, B1, A0, B0의 input과 BR1, D1, D0, BR0의 output GATE와 NOT, AND, OR, XOR게이트를 이용하여 논리도를 만들고, Compile을 한다.
3) 결과 분석
▶ Simulation 한 결과
input
output
A1
A0
B1
B0
BR1
D1
D0
BR0
0
0
0
1
1
1
1
1
0
1
0
|
|
|
산기를 병열 가산기라 한다.
인 2개의 4 비트 수를 더하는 경우
□ 멀티플렉서
Multiplexer(MUX)는 데이터 선택회로라고도 부르며, 여러 개의 입력 신호선(채널)중 하나를 선택하여 출력선(1개)과 연결하여 주는 조합 논리회로 이다. 이것은 로터리
|
|
|
회로의 입력
- H0~H3는 회로의 출력
- IR, IL은 직렬입력
- 회로의 동작표는 Function table에 보여진다
그림 4-12 4-비트 조합회로 시프트 *마이크로-오퍼레이션
레지스터 전송과 마이크로 동작
레지스터 전송
논리 마이크로 연산
시프트
|
|
|
회로임을 알 수 있다. 따라서 위 회로를 아래 그림의 (a)와 같이 반 가산기 두 개를 이용하여 회로를 구성하여도 동일한 동작을 수행한다. 그림 (b)는 전 가산기에 대한 논리 기호이다.
★ 가산기 회로는 위의 반가산기와 전가산기를 이용한 직
|
|
|
전가산기는 두개의 반가산기와 하나의 OR 게이트로 구성된다.
- 3개의 입력 비트들의 합을 계산하는 조합회로이다. 전가산기는 3개의 입력과 2개의 출력으로 구성된다. X와 y로 표시된 입력 변수들은 더해질 현재 위치의 두 Bit이며, z로 표시된
|
|
|
회로로 그리면 다음과 같다.
6비트 감산기
이 회로는 최하위 비트의 가산에 반가산기가 아닌 전가산기를 사용해서, 자리올림수 입력 X를 강제적으로 1로 하는것에 의하여 위의 순서 2:와 3:을 동시에 행하고 있는것에 주의하자. 또한, 이 회로에
|
|
|
존재하는 1의 개수는 짝수, 0이면 데이터 선에 존재하는 1의 개수가 홀수이다. 1. 디코더(decoder)
2. 인코더(encoder)
3. 우선순위 인코더
4. 멀티플렉서
5. 가산기(adder)
1) 반가산기(half adder)
2) 전가산기(full adder)
6. 패리티 발생기
|
|
|
전가산기( Full adder )
○ 전감산기 ( Full subtractor )
● 예비보고서
1. 1. Decoder와 Demultiplexer 회로를 비교, 설명하라.
2. Enable 단자가 있는 2×4 decoder를 1×4 demultiplexer 로 변환하라
● 가상실험
1. <그림 5-2>와 같이 회로를 연결하고 진리표를 작
|
|
메뉴펼치기
