|
AND,NOT 게이트를 사용하여 NAND 게이트를 구성할 수 있음을 알 수 있다. 기본논리게이트 결과 보고서
기본논리게이트 예비 보고서
디코더 예비 보고서
멀티미터 사용법 예비 보고서
멀티플렉서 결과 보고서
.
.
.
ROM, RAM 예비 보고서
|
|
|
때의 차이를 구별하면서 기능표를 확인할 수 있었다. 1. 목적
2. 이론
가. 반가산기(Half Adder)
나. 전가산기(Full Adder)
다. 산술논리 연산장치(Arithmetic and Logic Unit, ALU)
라. 7-세그먼트 디코더 (7-Segment Decoder)
3. 예비보고
|
|
|
|
표 ≫ ≪ 표 ≫ 10장 예비 레포트.hwp…………………………………5p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
10. 4-bit Adder 설계
1. 목적
2. 설계실습 계획서
전자신문.hwp……………………………………………2p
|
|
|
멀티플렉서와 디멀티플렉서 (Multiplexer & Demultiplexer)
MULTI PLEXER
회로구성
Multiplexer회로 Data 값
실험 분석
멀티플렉서에 대한 개념 이해
4x1 멀티플레서 Ic인 74HC153을 이용
74HC153의 Data Sheet구성 및 특성
디멀티플렉서(Demultiplexer)
|
|
|
출력 상태를 기록하여라.
E\'
S1
S0
D0
D1
D2
D3
Y
1
X
X
X
X
X
X
0
0
0
0
0
X
X
X
0
0
0
0
1
X
X
X
1
0
0
1
X
0
X
X
0
0
0
1
X
1
X
X
1
0
1
0
X
X
0
X
0
0
1
0
X
X
1
X
1
0
1
1
X
X
X
0
0
0
1
1
X
X
X
1
1
회로
결과
시뮬레이션
74138과 7404 IC 핀 배치도를 참조하여 그림과 같은 디멀티플렉서 회
|
|
|
멀티플렉서의 동작원리대로 D의 데이터 입력값과 S1,S0 신호값에 따라 여러개의 출력선 중 하나에 출력값을 내보이는 조합회로인 것을 확인 할 수 있었다.
실험에 대한 고찰
이번 실험은 Logic gate의 멀티플렉서와 디멀티플렉서를 구성할 수 있
|
|
|
멀티플렉서
― 진 리 표 ―
입 력
선택 단자
출 력
S1
S0
X
D0
0
0
D0
D1
0
1
D1
D2
1
0
D2
D3
1
1
D3
― 회 로 도 ―
디멀티플렉서(Demultiplexer)
디멀티플렉서(Demultiplexer, DEMUX)는 멀티플렉서의 반대 동작을 하는 것으로서 여러 개의 출력단자 중 하나를 선택하
|
|
|
이론
가. 반가산기(Half Adder)
1비트의 이진수로 표시된 두 수를 합하여 그 결과를 출력하는 가산기를 반가산기라고 한다. 이때 두 개의 수 A, B를 합해서 나온 합(Sum)과 자리올림(Carry)이 발생한다. 1. 실험목적
2. 이론
3. 예비보고
4. 실험
|
|
|
조합 논리회로
조합 논리 회로는 논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성한 논리 회로로, 입력, 논리 게이트, 출력으로 구성되며, 입력된 정보에 대해서 새로운 출력 정보를 제공하는 기능을 갖는 회로이다. 컴퓨
|
|
|
multiplexor인 ALU를 설계해 보았다. 단순한 연산을 떠나 조건문을 이용하여 다양한 케이스의 연산을 설계하고 같은 입력 값을 다른 연산을 수행시켜 보았다. 쉬프트연산을 굳이 쉬프트 연산자를 이용하지 않고도 간단하게 구현할 수 있었다.
· AL
|
|
메뉴펼치기
