|
☞A\'(BD\'E\'+BC\'E+BCE)
☞Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
회로도 구현
Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
X = A\'BC(D+E)Z\'
Y = ABE(C+D)Z\' ◉8-N 설계 과제
◉진리표
◉진리표를 이용해서 구한 Z에 대한 K-map
◉회로도 구현
|
|
|
high또는 low를 쓸수 없게 할수 없다.
.two-input XOR gate는 input이 pulled high의 하나라면 완전하게 수행한다.
.two-input XNOR gate는 input이 pulled low의 하나라면 완전하게 수행한다. 1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
|
|
|
요소
보드
회로의 기반
납
단자들을 간 연결
전선
전류가 통하도록 연결
전지 (1개)
12V 전원
330옴 저항 (6개)
세그먼트에 Vcc 연결 시 전류 양 조절
0.33/0.1uF 캐패시터 (각 1개)
12V 전압->5V 전압 변경 시 필요한 요소
(2) 사용 부품
|
|
|
지정된 VT+와 VT-에서만 state를 변화시킨다. ; VT+와 VT-사이에서의 입력 신호는 locked out이다.
.SChmitt-trigger gate는 아날로그 input waveform을 square 디지털 output waveform으 로 전환한다. 1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
|
|
|
AND게이트 나 OR게이트도 종류가 굉장히 많았는데 어떤 게이트를 사용해야 하는지 몰라서 완벽한 자판기 회로가 구현되지는 못했던 것 같습니다. 향후 반영할 기술로는 지금은 자판기가
클릭을 하지 않고 돈만 넣으면 바로 음료가 나왔지만 클
|
|
|
계한 다음 Switch가 꺼져있을 때 0이라는 것을 인식시키기 위해서 300Ω을 달아주었다. SW_3.1과 3.2, SW_4.1과 4.2는 다른 상태일 때 LED가 켜지도록 설계하였다. NAND 게이트를 이용할 때와 같이 모든 스위치는 SW_M의 상태에 영향을 받도록 회로를 구성
|
|
|
AND 같은 출력이 나온다.) Rising Edge 형 플립플록은 오로지 클럭이 Low
에서 High로 되는 순간의 D의 값만 Q에 나타난다. 그 외에는 어떤 D의 변화에도 출력
Q는 변하지 않는다.
래치와 플립플록의 비교
순차 회로를 접할 때마다 항상 등장하는 것이
|
|
|
, 그리고 나서 되돌아온다면 negative clock transition과 original logic state사이에서 output은 변하지 않는다.
. PR 또는 CLR input이 logic 0일 때 output은 set 또는 reset 상태에서 유지 된다. 1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
|
|
|
and lcd_state < X\"06\") or (lcd_state = X\"16\") else \'1\';
LCD_EN <= not lcd_cnt(0);
LCD_D <= lcd_db;
End design;
5) Discuss how you test it and provide the code
이번 실험에서는 시뮬레이션으로 확인하는 것이 아니고 KIT를 사용하여 확인한다.
KIT 동작을 위한 UCF 파일 코
|
|
|
C 7408)
특징
AND gate 4개
AND gate 진리표
A
1
1
1
1
0
0
0
0
B
1
1
0
0
1
1
0
0
C
1
0
1
0
1
0
1
0
L1
1
1
0
0
0
0
0
0
L2
1
0
0
0
0
0
0
0
결과
결과 : AND gate는 입력값 중 거짓이 있으면 결과값이 거짓이다.
5. IC NOT gate (TTL IC 7404)
특징
NOT gate 4개
NOT gate 진리표
A
1
0
B
0
1
Inv B
1
0
|
|
메뉴펼치기
